最近和几位做大芯片研发和数模混合前端的朋友聊天,大家无一例外都在头疼一件事:28nm及以下的边缘侧AI与IoT芯片,到底该怎么搞?
传统的嵌入式Flash(eFlash)到了28nm工艺节点基本上就撞了物理墙,再往下缩放不仅工艺难度呈指数级上升,漏电和可靠性更是灾难。而AI大模型(哪怕是裁剪过的边缘端轻量级模型)那密密麻麻的权重参数,如果天天在SRAM和算力单元之间搬来搬去,光是“功耗墙”和“存储墙”就能把系统逼入绝境。
这时候,RRAM(可变电阻式随机存取内存/阻变存储器)和存内计算(CIM)这两张牌,就从早期的实验室冷板凳,彻底变成了如今半导体巨头与AI新贵们手里的“香饽饽”。今天我们就来彻底扒一扒RRAM的技术前世今生、商业现状,以及研发阶段最让人抓狂的测试痛点。
把时间拨回到1971年,华裔科学家蔡少棠(Leon Chua)教授在理论上预言了除了电阻、电容、电感之外的第四种基本电路元件——忆阻器(Memristor)。但这个概念在空气中飘了三十多年,直到2008年HP实验室宣称在二氧化钛(TiO2)薄膜中实现了忆阻器的物理特性,这才在全球范围内点燃了阻变存储器(RRAM)的研究狂潮。
在此之后,全球的高校和科研院所(如斯坦福、清华、中科院微电子所、比利时IMEC、德国IHP等)开始了长达十余年的材料与工艺长跑。大家从最早的TiO2转战到工艺兼容性更好的过渡金属氧化物(如氧化铪 HfO2、氧化钽 Ta2O5),并重点攻克多值单元(MLC)的稳定性以及器件在反复擦写下的疲劳(Endurance)问题。
而最近几年,RRAM迎来了商业化落地的“黄金时代”:
在工艺端,以台积电(TSMC)、格芯(GlobalFoundries)、联电(UMC)为代表的顶级Fab厂,全面将嵌入式RRAM(eRRAM)推进到了40nm、22nm甚至更先进的FD-SOI工艺节点。在应用端,巨头们开始大刀阔斧地集成。例如英飞凌(Infineon)推出的PSoC Edge系列高端微控制器,就深度集成了非易失性RRAM,以此在边缘端提供高性能的机器学习与数据存储能力。eRRAM已经正式接棒传统Flash,成为28nm以下微控制器和低功耗IoT芯片的标配非易失性存储方案。
目前全球RRAM的玩家主要分为两大阵营:提供IP授权或 standalone器件的硬核Startup/成熟技术公司,以及在背后提供晶圆代工支持的Fab巨头。
为了方便大家直观了解,我将当前全球最主流的生态链条精简总结为下表:
| 核心玩家 | 合作Fab厂 / 工艺节点 | 核心产品形态 | 商业与销售模式 |
|---|---|---|---|
| TSMC (台积电) | |||
| GlobalFoundries | |||
| Weebit Nano | 纯IP授权模式 | ||
| Crossbar | |||
| 英飞凌 / 赛普拉斯 | 销售自有品牌芯片产品 | ||
| Intrinsic Semi | 纯IP授权模式 |
从产品形态来看,除了早年Crossbar等公司尝试过做4Gbit的高密度Standalone(独立式)大容量芯片外,当前全行业的绝对主流是嵌入式IP(eRRAM)。它们要么以晶圆(Wafer)形式交给Fabless公司集成进SoC,要么由英飞凌这样的成熟大厂封装成最终的MCU器件。相应的,销售模式也高度集中在“IP授权(卖License和封测版税)”与“直接卖集成好的标准芯片”这两种。
首先回答一个高频的技术疑问:常说的CIM(Compute-in-Memory)和IMC(In-Memory Computing)是不同人说的同一个概念吗?
在如今的半导体硬件和AI加速器语境下,两者的核心概念完全等价,都是指“存算一体/存内计算”。如果非要咬文嚼字,IMC在早年软件工程里指代过“内存数据库”(比如把整个数据集加载到传统的DRAM里运行以绕过磁盘I/O);但只要谈到硬件架构创新,CIM和IMC指的都是彻底打破冯·诺依曼架构、在存储阵列内部直接完成计算的技术。
而在SRAM、Flash、MRAM等众多存储介质中,RRAM被公认为CIM架构的“天选之子”,具备无可比拟的天然独特优势:
这种直接利用物理定律在交叉阵列(Crossbar)里瞬间完成矩阵乘加(MAC)的操作,在数字电路里需要成千上万个晶体管和漫长的数据搬运,而RRAM一瞬间就完成了。
凡事皆有代价。RRAM和CIM的前景有多性感,它在研发、验证和测试阶段就有多让人抓狂。
RRAM是基于纳米级细丝(Filament)的形成与断开来改变阻值的。在研发和Debug阶段,工程师需要给阵列施加极度复杂的动态脉冲:Forming(激活)时需要高压高流,Set/Reset时需要纳秒/微秒级的窄脉冲,而在Read(读取)时又需要极其微弱且高精度的电流采样。
面对这种特性,传统测试仪器和设备显得极其尴尬:
为了打破这个行业瓶颈,意大利知名的存储测试创新企业 NplusT 推出了专为新型非易失性存储(Emerging NVM)量身定制的 TESTMESH 全功能工程测试平台。核心型号包括 TMA-100 与 TMC-100。
目前,全球顶级的半导体科研巨头(如比利时IMEC在2026年初刚追加了大宗订单,德国IHP研究所也深度部署了TMC-100用于1T1R的RRAM存内计算矩阵乘法研究),另外以色列的Weebit等也都在用它替代传统仪器。
RRAM和存内计算(CIM)的下半场,拼的不再仅仅是实验室里单个器件的惊艳指标,而是商用落地时的良率、可靠性与算法迭代速度。
从22nm的晶圆代工量产到边缘AI芯片的全面爆发,谁能用更高效的工具(如TESTMESH这类专门化的测试平台)把阵列缺陷、微观阻值漂移以及算法演进的Time-to-Result(得出结果的时间)缩到最短,谁就能在这场存算一体的颠覆性浪潮中,拿到第一张真正通往万物互联时代的船票。
更多PCIe5&6.0, CXL, NVMe SSD, SAS/SATA, NVMe over Fabric (NVMoF), NAND,新型存储技术NVM(RRAM/ReRAM, FRAM/FeRAM, MRAM, PCM, 3D-NOR, SRAM/DRAM等) DDR5/LPDDR5以及UFS测试方面的问题想咨询,可以查看Saniffer公司2026.2.24最新更新的测试工具白皮书15.1版本,我们已经整理收录在Saniffer公众号的【白皮书】菜单中。
欢迎关注Saniffer公众号,点击底部菜单栏即可免费获取。如有任何技术问题,也可直接在公众号内留言交流。