参考《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书》chapter 2.1.1 PCIe协议发展的历史，PCIe Gen6已经正式发布3年了！

"2022年1月11日，PCI-SIG官方正式发布了PCIe 6.0规范，PCIe 6.0采用了和之前全然不同的编码格式，即PAM4 FEC编码格式，这个和之前PCIe Gen 1~5采用NRZ编码格式有了很大的不同，同时也对于Gen6产品的实现带来相当大的挑战。"

目前全球业内PCIe Gen6的产品（大多是是test chip)之间的互联到底怎么样呢？以下是结合我们和业内的紧密关系看到的关于PCIe Gen6产品互联互通中RC（Root Complex）连接EP（Endpoint）碰到的各种问题的一个综合图景：

当前行业PCIe Gen6互联互通现状

根据2024年10月份的PCIe 6.x Preliminary FYI Workshop内部反馈以及我们了解的厂商之间的互联互通情况，PCIe Gen6的物理层和协议层测试尚处于逐步成熟的阶段。虽然业界对64 GT/s高速链路的支持已有初步成果，但互联互通测试仍然暴露出一系列问题（为了信息保护，下面的公司名称采用代码），特别是在以下几个关键领域：

1. 高速链路建立问题

• 链接可靠性差：在X个测试设备中，仅有Y个能够成功建立64 GT/s链路，其中只有Z个设备能偶尔达到“完全干净”的链路状态。

• 链路恢复问题：多次出现链路进入恢复模式（Recovery）的情况。例如，M公司和S公司设备都表现出NAK（Negative     Acknowledgment）问题，导致链路频繁断开重连。

• 预编码（pre-coding)影响：部分设备在启用或禁用预编码（pre-coding)时表现出不同的链路稳定性，但预编码（pre-coding)的具体影响机制尚未完全明确。

• 兼容性不足：部分设备因预编码（pre-coding)问题无法正常工作。M2公司和S公司设备对测试链路的反馈表现出明显差异。

• 行为异常：某些设备在非FLIT模式下表现出特定行为问题，例如错误的TLP（Transaction Layer Packet）捕获和异常的测试行为。

• 速度变化问题：测试中发现从高速向低速切换存在问题，可能导致设备锁死或数据丢失。

• 信号完整性挑战：设备在更高速率下（如64 GT/s）对信号质量的需求增加，RX均衡（Receiver Equalization）的优化尚未完全解决。

物理层挑战

• 信号干扰：某些设备的硬件规格超出PCI SIG标准（例如，金属覆盖范围不当），影响互联。

• 信号捕获优化：某些协议分析工具在某些情况下无法正确捕获TLP，尤其是在高性能模式下。

• 数据包丢失：FLIT模式中，当TLP处于FLIT中间时，部分数据包未能成功传递。

• NAK问题：某些设备反复发送NAK信号，可能由于协议实现或设备固件中的缺陷。

• 预编码（pre-coding)支持：需要完善TX和RX端的预编码（pre-coding)实现，确保设备能自动适配。

• 测试方案扩展：引入更全面的合规性测试，尤其是在更高带宽和多链路通道（如x4）场景下。

1. 与设备厂商协作

• 建议进一步深入设备厂商（如M公司、M2公司）之间的联合调试，优化问题诊断。

• 推动厂商在更复杂的使用场景下测试其产品，例如跨多根通道的稳定性。

2. 合规性测试的逐步推进

• 尽早通过更多FYI Workshop对设备进行互联互通验证，逐步接近正式的Gen6合规性认证测试。

PCIe Gen6作为一项高性能互联技术，尽管初期测试表现出许多问题，但业界对其高速率、低延迟的潜力充满信心。通过进一步改进测试方法、加强厂商协作，以及在协议实现上增加Robustness，PCIe Gen6的全面普及很快就会到来。

感兴趣的朋友也可以多多关注我们频道，了解业内领先的SerialTek PCIe Gen6协议分析仪，训练器，兼容性测试套件，以及SanBlaze, SerialCables, Quarch等公司推出的测试PCIe Gen6和CXL 3.X的测试工具。

最后，如果你有其他任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，请添加saniffer公众号留言，或致电021-50807071 / 13127856862，sales@saniffer.com。