我们之前公众号中讲过几次针对PCIe 6.0 的协议层CTS测试，也经常提到目前PCI SIG官方组织针对PCIe 6.0的Preliminary FYI 兼容性测试（简称PRE-FYI)，在目前这个阶段，实际上是一个意思，因为针对PCIe 6.0 的electrical物理层和protocol协议层的兼容性测试CTS Spec规范version 1.0还没有最终finalize确定。我们今天就来给你揭开PCIe 6.0 PRE-FYI协议兼容性测试的神秘面纱！

下面是之前拍摄的一些使用SerialTek公司的PCIe 6.0 训练器进行测试的视频，感兴趣的也可以在saniffer公众号查找关键词“CTS", "PRE-FYI"等，或者到本文底部根据链接下载PCIe 6.0/CXL 3.0测试工具白皮书。

一台可编程的PCIe 6.0主机 + 一套自动化CTS验证平台 + 一个轻量级链路分析系统

视频详细解读PCIe 6.0 CTS协议一致性（或者叫兼容性）测试咋测的？

为什么 PCIe 6.0 的 CTS比前几代都“折磨人”？

当前PCIe 6.0协议兼容性测试CTS进展及SerialTek CTS高清演示

我们今天拍摄了一个视频，使用SerialTek PCIe 6.0协议分析仪+训练器，模拟PCIe 6.0 RC(root complex)，来对Saniffer销售的PCIe 6.0 Host Card (也叫switch card)作为EP (end point) 做协议层兼容性测试，业内一般叫CTS，有的工程师也叫它PTC，是一个意思。两周前举行的PCIe 6.x Protocol Pre-FYI Workshop，好多人从来没有参加过这类会议，我们今天的高清视频就是给你介绍一下这个PCIe 6.0协议兼容性到底是如何测试的，相信你看完后就都理解了。后面有时间的话，我们会再拍摄一期测试PCIe 6.0 x16 Nvidia Mellanox CX-8 800G 网卡的协议兼容性的视频。

March 24-27, 2026 - Novus Labs - Hillsboro, Oregon 

The primary goal of this event is to assist in the development of the protocol tests of PCIe® 6.X Compliance Program. Testing will focus on Link Transaction and Configuration Space testing only. There will be no electrical testing offered during this event.

为了方便工程师观看，我们针对本期视频并处理添加了中文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。

我整理了视频里面的关键内容，按照“背景 → 测试体系 → 设备原理 → 实际操作 → 关键结论”来梳理一个文字总结，方便大家参考。

一、背景与行业现状

1️⃣ PCIe 6.0发展阶段

• PCIe 6.0规范发布时间：2022年1月11日
• 至今已超过4年，但：
• 实际产品仍然非常少
• 生态处于早期验证阶段

👉 当前状态可以总结为：“规范已成熟，产业仍在爬坡”

2️⃣ 互联测试（Workshop）进展

目前已进行了5次小规模互通测试（Interoperability）：

👉 最新阶段：

• 名称：PCIe 6.0 Preliminary FYI Workshop
• 核心：协议层兼容性测试

二、测试核心思想（非常关键）

👉 当前PCIe 6.0测试的本质：

用“模拟设备”替代真实系统，验证互通性

测试重点对象

👉 主要测的是：

• Endpoint（EP）设备

例如：

• SSD
• GPU
• AI加速卡
• Switch卡

测试方法核心逻辑

👉 用一个设备模拟：

• CPU（RC）
• 或外设（EP）

👉 去验证另一端设备的行为是否符合协议

三、测试设备架构（重点理解）

1️⃣ SerialTek Analyzer + Tester

视频核心设备特点：

👉 一台设备 = 两种能力

• 协议分析仪（Analyzer）
• 测试器 / 训练器（Tester）

2️⃣ 模拟能力（关键能力）

设备可以模拟：

👉 当前测试场景：用设备模拟RC，去测真实EP

3️⃣ 连接结构（非常典型）

整体结构：

Tester（模拟CPU）
↓ TX/RX
Fixture（治具/被动主板）
↓
被测设备（EP卡）

关键组件：

✔ D0 / D1

• PCIe双向数据通道（TX/RX）

✔ S0（Sideband）

• 边带信号（Reset / Clock / 控制信号）

✔ Fixture（治具）

• 本质：被动主板
• 功能：提供插槽 + 信号通路

四、测试流程（操作步骤）

Step 1：切换设备模式

• 从 Analyzer → Tester模式
• 设置为：
• RC模式
• Enable FLIT Mode

Step 2：连接硬件

• D0 / D1 → 数据链路
• S0 → 边带信号
• Fixture → 插入待测卡

Step 3：上电（Power On）

👉 必须先上电，否则无法建立链路

Step 4：链路训练（Link Training）

• 设置：
• Speed（Gen1~Gen6）
• Width（x1~x16）

👉 目标： 进入 L0状态（正常工作状态）

Step 5：链路复位（关键步骤）

👉 做一次Reset：

• 触发重新训练
• 协商速率和宽度

👉 可能结果：

• 理想：Gen6 x1（64GT/s）
• 实际：可能降级到Gen5

五、调试与优化（核心工程价值）

1️⃣ 信号调优（难点）

通过：

👉 Interposer Settings（关键模块）

可以调整：

• Through Path参数
• EQ参数
• 信号频率特性

2️⃣ EQ（均衡）调节

• 设置Preset值（Tx/Rx）
• 提高信号质量

3️⃣ Lane Mapping（重要细节）

• 支持 Lane Reverse（0~15 ↔ 15~0）

👉 实际工程中非常常见

六、监控与评估指标（最重要）

设备提供实时统计：

✔ 数据指标

• TLP / FLIT数量

✔ 错误指标

• CRC Error
• Correctable Error
• Uncorrectable Error

核心判断标准

👉 重点不是“没有错误”，而是：

Uncorrectable Error要尽量低

原因：

• PCIe 6.0（PAM4 + FLIT）
• 完全无错误几乎不现实

七、当前PCIe 6.0的真实工程难点

字幕中反复强调一个核心问题：

👉 信号质量难以做到“完全干净（Clean）”

本质原因：

1️⃣ PAM4信号复杂

• 对信号质量极其敏感

2️⃣ 通道损耗大

• CPU → PCB → 连接器 → 卡

3️⃣ 误码不可避免

• 依赖FEC纠错

八、一个非常关键的理解（总结性）

👉 当前PCIe 6.0测试的核心逻辑是：

不是验证“能不能跑”
而是验证：
“在有误码的情况下是否还能稳定运行”

九、总结（给你一个工程师级一句话）

👉 PCIe 6.0测试本质 = “用模拟RC去打压真实EP，在复杂信号环境下验证协议容错能力”

链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3

如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。