PCIe 5.0 x16 协议分析仪现场技术交流与 Live Demo

昨天下午，我们在客户会议室现场，围绕 SerialTek PCIe 5.0 x16 协议分析仪，做了一次持续两个多小时的技术交流与实际 Live Demo。整个过程既包括硬件设备展示、Interposer 连接、协议抓包演示，也包括大家非常关心的：

• LTSSM 状态分析
• L1.2 低功耗抓包
• 信号高保真
• 长时间 Trace 抓取
• 远程访问
• 解码性能
• Gen5 信号完整性
• SSD / 网卡 / FPGA 场景

等问题。

因为现场参与交流的工程师里，也有第一次真正接触 PCIe Gen5 Analyzer 的同事，所以这次交流整体上并没有一开始就直接进入协议细节，而是从“协议分析仪到底是干什么的”开始，一步一步往下展开。

下面按照今天现场交流和演示的大致顺序，把一些重点内容整理一下。

一、PCIe 协议分析仪到底是干什么的？

交流刚开始时，我们先从最基础的问题开始：

PCIe 协议分析仪到底解决什么问题？

很多第一次接触这类设备的工程师，第一反应通常是：

“这是不是逻辑分析仪？” “是不是示波器？” “是不是专门抓 PCIe 波形的？”

现场其实专门解释了一下：

示波器、误码仪、逻辑分析仪、协议分析仪，其实是不同层次的工具

最底层：

• 示波器（Scope）
• 误码仪（BERT）

更多是：

看物理信号质量。

例如：

• 眼图
• 抖动
• 电压
• SI（Signal Integrity）

这些。

再往上一层：

是逻辑分析。

而 PCIe 协议分析仪：

其实已经属于：

Protocol Analyzer（协议分析）

它看的已经不是波形。

而是：

• Ordered Set
• DLLP
• TLP
• Packet
• LTSSM
• Flow Control

这些协议层行为。

现场也举了一个比较容易理解的例子：

示波器更像是在看“0101”的电平变化， 逻辑分析仪就是可以将电平翻译成“0101”，而协议分析仪已经是在看：

“这段数据到底代表什么命令”。

二、协议分析仪为什么一定需要 Interposer？

后面现场重点展示了：

Interposer。

其实很多第一次见 PCIe Analyzer 的工程师，

真正觉得“神奇”的地方，

就是：

为什么它能在不中断 PCIe 正常工作的情况下，

把双向数据全部抓下来？

这里现场专门拿了 PCIe 5.0 x16 插卡型 Interposer 做展示。

整体结构其实很直观：

原本：

CPU ↔ PCIe Card

现在：

CPU ↔ Interposer ↔ PCIe Card

Interposer 位于中间。

它的作用：

不是修改链路。

而是：

把上下行 PCIe 信号“分一路出来”。

现场重点解释了：

PCIe 5.0 x16：

实际上：

• 上行 16 Lane
• 下行 16 Lane

每个 Lane 上，

都有专门的宇航上用的模拟透传分路芯片。

作用：

一路正常透传，

一路送给协议分析仪。

同时：

包括：

• PERST#
• CLKREQ#
• REFCLK
• Sideband

等边带信号，

也会通过专门 Sideband 线缆引到分析仪。

三、为什么现在 PCIe 5.0 / 6.0 对“信号高保真”越来越敏感？

这个其实是今天现场讨论最多的话题之一。

因为现在很多工程师已经发现：

PCIe 5.0 / 6.0 最大的问题，

很多时候不是协议， 而是 SI。

现场专门解释了：

传统很多协议分析平台，

内部实际上会加入：

• Retimer
• Redriver

芯片。

这样做的好处：

是链路更容易稳定。

但问题是：

原本的问题可能“消失”。

现场举了一个非常典型的案例：

某服务器平台：

• 不接分析仪时会掉链
• 接上某些分析仪后问题完全消失

原因其实就是：

分析仪改变了原始链路行为。

而今天演示的这套 SerialTek 平台，

核心特点之一：

就是：

Signal Integrity Fidelity（信号高保真）。

即：

中间：

不加入 Retimer。

而是采用：

模拟透传分路芯片。

这样：

如果原始链路上：

• 有毛刺
• 有 Recovery
• 有 SI 问题

那么：

接上分析仪后，

问题依旧会真实存在。

这对于真正定位问题非常关键。

现场也提到：

很多大型服务器、SSD、芯片公司，

后来重新引入这套平台，

一个非常重要的原因，

就是：

“接上分析仪后问题不能消失”。

四、为什么这套 Analyzer 和传统平台很不一样？

现场后面专门拆开讲了一下：

Analyzer 内部架构。

这个部分大家讨论得非常热烈。

传统协议分析平台：

很多其实是：

“抓包盒子”。

抓到的数据：

需要：

• 导到外部 PC
• 再由 PC 软件解码

所以：

解码速度非常依赖工程师自己的电脑。

而今天现场展示的这套平台，

内部实际上是一台：

高性能 Linux 服务器。

包括：

• 高性能 x86 服务器CPU
• 多线程处理
• FPGA Buffer
• NVMe SSD Storage

全部在分析仪内部。

现场提到：

Gen5 x16：

如果双向高压力抓包，

数据量极其惊人。

传统平台：

可能：

• 导数据几小时
• 解码几小时
• 甚至 PC 死机

而这套架构：

最大的变化是：

“抓包、解码、分析、存储”

全部在设备内部完成。

现场提到一个比较直观的例子：

同样几十 GB Trace：

传统平台：

可能：

几小时甚至更久，例如一天。

而现场这套设备：

往往：

几分钟到十几分钟即可完成解码。

五、为什么现在越来越强调浏览器管理？

后面现场还重点演示了：

Browser浏览器远程访问。

这个部分其实不少工程师觉得很方便。

因为传统平台：

通常：

• 必须装 Windows Client
• 必须特定版本
• VNC
• 专用软件

比较重。

而这套平台：

直接：

浏览器登录，建议Chrome或者微软Edge。

只要：

• PC
• Linux
• Mac
• 手机

能访问网络。

直接输入 IP：

即可进入 Analyzer 管理界面。

现场也演示了：

• IP 配置
• Browser 登录
• 管理界面
• Analyzer 状态识别

等。

包括：

Interposer 接入后：

系统会自动识别：

• Upstream
• Downstream
• PCIe x16
• Interposer 类型

这些信息。

六、关于 LTSSM：为什么大家越来越重视？

后面交流开始进入：

PCIe 调试核心问题。

也就是：

LTSSM。

现场有工程师专门提到：

现在很多 PCIe 问题：

其实协议本身并不复杂。

真正复杂的是：

物理层训练。

包括：

• Detect
• Polling
• Recovery
• L0

等状态。

现场重点演示了：

Analyzer 的 Timeline 时间轴。

这个时间轴最大的价值：

就是：

可以直观看到：

• Link Recovery
• LTSSM 跳转
• Retry
• Recovery 震荡

等行为。

现场还提到：

如果链路存在：

• SI 问题
• Margin 不足
• Lane 不稳定

通常会看到：

Timeline时间轴上大量 Recovery 竖线。

这一点在 Gen5 环境里特别明显。

七、关于低功耗 L1.2：现场讨论非常多

今天交流中，

另一个大家讨论特别多的话题：

就是：

L1.2。

尤其：

• M.2 SSD
• 笔记本
• Client SSD

方向。

现场有工程师提到：

以前某些平台：

一进入 L1.2 就大量丢数据。

而现场也明确提到：

目前很多传统 Analyzer：

在：

• L1.2
• Low Power
• CLKREQ#

场景下，

仍然会出现：

• Trace 丢失
• 解码错误
• 状态异常

等问题。

这一点：

其实在做：

• M.2 NVMe SSD
• Notebook SSD
• Modern Standby

的团队里，

现在已经是非常典型的问题。

八、为什么“无损复现问题”越来越重要？

今天现场还有一个讨论非常有意思。

就是：

真正好的协议分析仪，

不是“让链路更稳定”。

而是：

“不要改变原始问题”。

因为：

很多研发调试最怕的是：

“不接分析仪有问题， 接了分析仪问题消失。”

所以：

现在越来越多团队开始重视：

Analyzer 本身是否改变链路行为。

现场其实反复强调：

真正好的 Analyzer：

应该：

尽量透明。

这也是为什么：

现在：

• 无 Retimer
• 高保真
• 透传架构

越来越被重视。

九、关于 Trigger、长时间抓包与 Trace 存储

后面现场还讨论了：

长时间抓包。

因为：

Gen5 x16：

数据量非常大。

现场介绍：

Analyzer 内部：

• FPGA Buffer
• NVMe SSD

共同工作。

同时：

支持：

• Trigger
• Packet 截断
• 指定长度存储
• 长时间 Trace

等模式。

例如：

某些场景：

不需要保存完整 Packet。

只保留：

前面 Header 部分。

这样：

能显著延长抓包时间。

十、现场交流的一个整体感受

整个两个多小时交流下来，

其实有一个非常明显的感受：

PCIe 5.0 之后，

协议分析已经越来越像“系统级调试”。

而不是：

“简单抓包”。

尤其：

• Gen5
• Gen6
• AI 服务器
• GPU
• SSD
• CXL

之后，

很多问题：

实际上都是：

• SI
• Recovery
• LTSSM
• Low Power
• Retimer
• Compatibility

共同作用。

很多时候：

系统：

“能跑”，

不代表：

真正稳定。

而协议分析仪：

本质上就是：

帮工程师看清系统内部到底发生了什么。

总结

整体来看，

今天这次现场交流，

对于第一次真正接触 PCIe 5.0 x16 Analyzer 的工程师来说，

最大的帮助其实是：

建立了一个完整概念。

包括：

• 协议分析仪到底是什么
• 为什么需要 Interposer
• 为什么 SI 如此重要
• 为什么 LTSSM 是核心
• 为什么 L1.2 难调
• 为什么高保真越来越关键
• 为什么 Gen5 / Gen6 已经进入系统级调试时代

同时，

现场 Live Demo 也让大家更直观地看到：

一套真正用于 PCIe 5.0 / 6.0 调试的 Analyzer，

到底是如何工作的。

更多PCIe5&6.0, CXL, NVMe SSD, SAS/SATA, NVMe over Fabric (NVMoF), NAND, DDR5/LPDDR5以及UFS测试方面的问题想咨询，可以查看Saniffer公司2026.2.24最新更新的测试工具白皮书15.1版本，我们已经整理收录在Saniffer公众号的【白皮书】菜单中。

欢迎关注Saniffe公众号，点击底部菜单栏即可免费获取。如有任何技术问题，也可直接在公众号内留言交流。