由于上周FMS 2026(8.4~8.6.2026)参与人数与前几年相比异常火爆，好多厂商发布了最新的PCIe 6.0的产品，包括PCIe 6.0 SSD企业级控制器等，所以刚过去的周日(2026/8/8）写了一篇关于PCIe 6.0全球最新进展的介绍文章，结果由于周一发了其它文章差点本周忘记发了。

PCIe 6.0 现在已经从“标准发布”走到真正系统验证和早期商用落地阶段了。简单讲：2022 年标准完成，2024–2025 年主要是 PHY、Retimer、Switch、Analyzer/Exerciser、Compliance Test 工具在成熟；到 2025–2026 年，PCIe 6.0 开始在 AI 服务器、企业级 SSD、CXL/内存扩展、网络与高性能交换架构里进入实物验证和产品化阶段。

对于PCIe 6.0测试技术、产品和测试环境搭建感兴趣的看这里：

【专题】全球最全面的 PCIe 6.0/CXL 3.0 测试工具方案探讨汇总

1. 标准层面：PCIe 6.x 已经进入合规测试阶段

PCIe 6.0 的核心速率是 64GT/s，相比 PCIe 5.0 的 32GT/s 又翻了一倍。x16 理论双向带宽可以达到约 256GB/s 级别；x4 SSD 链路也能把顺序读性能推到 25–30GB/s 区间。

最新重要信号是：PCI-SIG 2026 年 7 月的 Compliance Workshop #140 已经包含 PCIe 6.x Official Testing，测试速率覆盖 2.5、5.0、8.0、16.0、32.0、64GT/s；同时还包含 PCIe 5.0/6.x Retimer 官方测试。也就是说，PCIe 6.0 不再只是纸面标准，已经进入 Integrators List 和正式一致性测试生态。

PCI-SIG正式批准！SerialTek 成为 PCIe 6.0 协议层 CTS 官方认证测试平台

另外，PCI-SIG 首页已经显示 PCIe 6.4 Specification Available to Members，同时 PCIe 7.0 也已经 available to members，PCIe 8.0 目标是 256GT/s、2028 年方向。这个节奏说明：标准组织已经继续向前走，但产业当前真正要消化的重点，仍然是 PCIe 6.x 的实现、测试和规模化。

2. 技术层面：PCIe 6.0 最大变化不是“更快”，而是 PAM4 + FLIT + FEC

PCIe 1.0 到 5.0 基本都是 NRZ 信号，每个 UI 表示 1 bit。到了 PCIe 6.0，为了在不把 Nyquist 频率继续翻倍到难以承受的程度，改成了 PAM4，一个符号表示 2 bit。

这带来一个很大的工程变化： 以前更像判断“高/低”两个电平；现在要判断“四个电平”。眼图从一个大眼睛变成多个小眼睛，噪声容限明显变小。

因此 PCIe 6.0 引入了：

FLIT Mode：固定大小的数据传输单元，让链路层和事务层处理更规整。FEC：前向纠错，用来对抗 PAM4 更高的误码率。更复杂的 Link Training：包括 equalization、preset、margin、Retimer 行为等。更严格的系统级信号完整性要求：连接器、线缆、PCB、Retimer、Switch、插槽都会影响结果。

所以 PCIe 6.0 的难点不是“把速率从 32GT/s 调到 64GT/s”这么简单，而是整个系统从 NRZ 时代进入 PAM4/FLIT/FEC 时代。

3. 产品层面：最先落地的是 AI / 数据中心，不是普通 PC

PCIe 6.0 目前最明确的落地方向是数据中心，尤其是 AI 服务器。

原因很直接：AI 服务器里 GPU、DPU、NIC、SSD、CXL 内存设备之间的数据搬运量太大。PCIe 5.0 在很多场景下已经开始接近瓶颈，特别是 GPU Direct Storage、高速 NVMe、CXL memory expansion、800G/1.6T 网络等方向。

企业级 SSD 是一个很好的例子。Micron 9650 被公开报道为 PCIe 6.0 SSD，面向 AI 服务器，顺序读最高可达 28GB/s、写入最高约 14GB/s，采用 E1.S / E3.S 等服务器形态，而不是普通 M.2 消费级 SSD。

SSD Controller 方面，Silicon Motion 已经在企业级路线中推进 PCIe 6.x。公开报道提到其 MonTitan SM8466 面向数据中心 PCIe 6.x x4 SSD；同时 SMI 也提到 client PCIe 6.0 控制器更可能在 2027 年后进入消费级市场。

对于PCIe Gen6 SSD测试环境可以看这里的高清视频演示：

【高清视频】Gen6 服务器还没到，Gen6 SSD 怎么测？Emily 现场演示三种测试环境

【高清视频】5个高清视频告诉你：PCIe 6.0 SSD测试环境搭建转接卡/线与隐藏风险全解析

【高清视频】PCIe 6.0主机卡+Gen6 E3.S转接卡初次使用演示

//* 上面最后一篇文章的第一段包含了我们针对PCIe Gen6 switch卡之前拍摄的很多视频；我们之前做过很多期PCIe 6.0主机卡（也叫switch卡）的高清演示视频，感兴趣的可以查询一下Saniffer公众号往期文章，或者直接点击下面的链接，包括Gen6 Switch + Switch；Switch + CX-8（一）和（二）；Switch + Quarch故障注入卡 + Switch；Switch + 0.3米延长线 + Switch卡等等；另外，我们也拍摄了如何使用Gen6 switch卡连接Gen6 SSD的几期视频，包括Gen6 switch + MCIO x8 转接2*EDSFF female connector；Gen6 switch + MCIO x8 to 2* MCIO x4 + Gen6 8盘位盘柜，等等。

换句话说，PCIe 6.0 的第一波不是游戏 PC，也不是普通笔记本，而是 AI 数据中心和企业级存储。

4. 测试层面：PCIe 6.0 进入“系统测试时代”

PCIe 6.0 的测试不再只是拿示波器看眼图，也不是简单跑一个 bandwidth benchmark。它需要完整系统测试链条：

• 协议分析仪：抓包，看 FLIT、TLP、DLLP、LTSSM、错误恢复。 --> SerialTek 

• 训练器 / Exerciser：主动发包，模拟 Root Complex 或 Endpoint。 --> SerialTek Compliance Test：跑 PCI-SIG 一致性测试，进入 Integrators List。 --> SerialTek Retimer / Cable / Switch 测试：验证链路中间件对训练、均衡、错误恢复的影响。 --> Quarch 

• 故障注入：模拟 Surprise Down、Malformed TLP、Poisoned TLP、链路 flap、超时等异常。 --> Quarch 

• 电压拉偏与功耗测试：验证设备在 marginal power 下是否掉盘、降速、报 AER。 --> Quarch  

• Sideband信号监控：PERST#、CLKREQ#、WAKE#、PRSNT#、SMBus/I2C/I3C 等都可能影响链路稳定。 --> Quarch

PCI-SIG 2026 年 workshop 已经把 PCIe 6.x official testing 和 PCIe 6.x retimer official testing 放进活动范围，这说明测试生态已经进入实操阶段。

这也是为什么 SerialTek等协议/一致性测试工具，以及 Quarch 这类功耗、热插拔、故障注入工具会越来越重要。PCIe 6.0 系统里的问题很可能不是单点设备坏，而是 “CPU Root Port + Retimer + Cable + Switch + Endpoint + Power + Firmware” 组合起来以后才暴露。

SerialTek 解决的是 PCIe Gen6 协议分析、抓包、训练器和合规测试问题。 SANBlaze 解决的是 NVMe / PCIe SSD 设备仿真、验证、测试平台问题。 Quarch 解决的是电源、功耗、掉电、热插拔、sideband、低功耗状态分析问题。

对于客户来说，这三类工具经常不是互相替代，而是组合使用。对于如何测试一块PCIe  Gen6 eSSD，感兴趣的可以看这里：

SerialTek 看链路训练、FLIT、TLP、NVMe command、错误和 trace 

SANBlaze 提供稳定可控的 test platform或 SSD validation 环境 

Quarch 监测和控制电源轨、PERST#、CLKREQ#、L1.2、掉电和功耗行为

5. Switch / Retimer / Cable 会成为 PCIe 6.0 生态核心

PCIe 6.0 速率太高，单靠一块主板直连很难覆盖复杂系统。AI 服务器和存储系统里面会大量使用：

Retimer Redriver PCIe Switch MCIO / CopprLink / CDFP 类线缆 EDSFF E1.S / E3.S 背板 OCP NIC / CXL 模块 外部扩展 chassis

这意味着 PCIe 6.0 的很多问题会发生在“中间路径”：

Retimer 是否正确转发 training sequence？ 链路能不能稳定进入 64GT/s？ 降速到 32GT/s 时是否稳定？ 链路恢复后 FLIT/FEC 错误计数是否异常？ Cable 互换后是否出现 margin 差异？ Switch 多端口压力下是否有拥塞、AER、DPC、Surprise Down？ Sideband 信号时序是否导致设备偶发无法枚举？

所以 PCIe 6.0 时代，测试重点会从“单设备测试”变成“系统拓扑测试”。

对于PCIe 6.0互连产品，感兴趣看这里：

【行业内幕】PCIe Gen6/7生态正在换挡：SerialCables最新产品透露了哪些信号？

6. PCIe 7.0 已经发布，但不会马上取代 PCIe 6.0

PCI-SIG 首页显示 PCIe 7.0 Specification 已经 available to members；PCIe 7.0 目标是 128GT/s，继续使用 PAM4，主要面向 AI、云计算、800G/1.6T 网络等高端场景。

但产业规律通常是：标准先走，产品慢慢跟。PCIe 6.0 刚进入早期产品和合规测试阶段，真正规模化还需要时间。PCIe 7.0 对普通客户来说更像“下一代路线图”，而 PCIe 6.0 才是 2026–2027 年值得重点投入验证能力的现实目标。

一句话总结

PCIe 6.0 最新进展可以概括为：标准已经成熟，合规测试已经启动，企业级 SSD 和 AI 服务器率先落地，消费级还要等，真正难点已经从“能不能跑 64GT/s”转向“复杂系统里能不能稳定训练、抓包定位、故障恢复、功耗验证和长期可靠运行”。

更多PCIe5&6.0, CXL, NVMe SSD, SAS/SATA, NVMe over Fabric (NVMoF), NAND,新型存储技术NVM（RRAM/ReRAM, FRAM/FeRAM, MRAM, PCM, 3D-NOR, SRAM/DRAM等） DDR5/LPDDR5以及UFS测试方面的问题想咨询，可以查看Saniffer公司2026.2.24最新更新的测试工具白皮书15.1版本，我们已经整理收录在Saniffer公众号的【白皮书】菜单中。

欢迎关注Saniffer公众号，点击底部菜单栏即可免费获取。如有任何技术问题，也可直接在公众号内留言交流。