一块 SSD 能在 Gen6 速率下被识别、跑完一轮读写，研发团队当然会松一口气。但接下来往往还有一串问题：换一块背板还能不能稳定建链？经过 PCIe Switch 之后，读写表现有没有变化？电源短暂跌落、某条 Lane 接触不良，盘会怎样恢复？

这些问题，正是我们10 月 28 日这场 PCIe Gen6 SSD 测试技术交流的主要内容。讨论从测试工具的分工开始，随后转向 Gen6 环境搭建，再逐步展开协议分析和验证、热插拔、故障注入、电压拉偏、功耗测试、环境搭建、NAND失效分析。下面是本次交流的关键内容的一些总结，方便从事相关验证的工程师来快速了解一下业内究竟是如何测试PCIe Gen6 SSD的。

01 先把测试任务拆清楚

开场的需求很明确：现有 Gen5 及以下的测试手段已经比较熟悉，希望提前了解 Gen6、Gen7 有哪些工具，便于后续开发 SSD 主控和整盘时配置环境。企业级和消费级产品都在考虑范围内。

交流没有直接从某台仪器的参数讲起，而是先把工具按用途分成几类。

PCIe Gen6 协议分析仪用来观察主机和 SSD 之间发生了什么；PCIe Gen6 协议训练器，也常称 Exerciser 或 Tester，则主动建立链路、构造事务和异常条件。配合对应的协议层 CTS 一致性测试软件，可以检查设备在规定测试场景下的协议行为。

SANBlaze 这类系统更侧重整盘功能和自动化验证，例如 NVMe 命令、命名空间、企业级特性及长时间回归。它可以与底层协议分析配合使用。某项功能失败之后，仍可能需要抓取总线 Trace，进一步定位原因。

Quarch 相关工具在会上分成了三组：热插拔与故障注入模块、可编程电源模块 PPM，以及功耗分析模块 PAM。三者分别解决信号与连接异常、可控供电扰动、真实运行状态记录等问题，功能有交集，测试路径却不同。

另外一组是搭建 PCIe 6.0 测试环境需要的硬件，包括 Serial Cables 的 PCIe Switch 卡、转接板、线缆、延长组件及盘柜。这些器件决定 DUT 能接到什么拓扑里，也影响后续测试能否重复执行。DUT 就是被测设备，本文主要指 SSD 或其原型。

最后还提到了 NAND 颗粒特性测试。它面对的是主控后端的介质问题，关注不同温度、老化程度和读写条件下的错误分布，为 ECC/LDPC 及介质管理策略提供依据。这与 PCIe 前端的建链、抓包属于不同层面的工作。

工具的选择应当从准备验证的问题出发。想观察故障发生过程、主动触发某种协议异常，或研究颗粒误码，各自需要的能力并不相同。

企业级盘和消费级盘的测试侧重

会上主要用 E1.S、E3.S 等 EDSFF 企业级 SSD 举例，也谈到了 U.2、U.3 及 M.2。接口外形相同或相近，并不能说明连接器、线缆和夹具都适合 Gen6 速率，仍需核对整条通道的规格及实际表现。

企业级前置盘位常常涉及热插拔，测试对象包括 SSD、连接器、背板和主机的软件处理。常规消费级 M.2 通常按冷插拔使用，验证重点更多放在可控掉电、故障注入，以及故障恢复和链路异常，不能直接照搬前置热插拔盘位的操作。

这一阶段也提出了环境搭建的问题

如果暂时没有合适的原生 Gen6 主机，能否先用已有 Gen5 主机开展工作？会上提出的方案是加入 Gen6 PCIe Switch，让上游保持与原主机协商出的速率，下游与 Gen6 SSD 建立 Gen6 链路。Serial Cables 公开资料也说明了这一使用方式。[1]

这里要分清链路速率和端到端吞吐。下游显示 Gen6 x4，说明 Switch 到 SSD 这一段达到对应速率与宽度。数据回到主机，仍要经过上游链路；多块 SSD 并发时，还要共享上游资源。

因此，这种环境可以提前开展 Gen6 下游链路、功能和部分压力验证。主机的 Root Complex 仍来自原平台，Switch 不会把它变成原生 Gen6 Root Complex。涉及目标主机能力和整机互操作的项目，后续还要补测。评价整个平台的性能时，则需要把上下游速率、宽度、CPU、内存、驱动和工作负载一起交代清楚。

现场还举了同一块 SSD 直连 CPU、经过 Switch 后性能出现差异的例子。遇到这种情况，应核对链路状态、端口配置、主机资源和负载条件，再结合 Trace 分析，不能仅凭一个吞吐变化就认定是 SSD 固件问题。

02 回顾 Gen6 进展 先看清技术变化

从宏观的角度快速介绍完针对 PCIe 6. 0 SSD 的几大类测试工具和搭建环境后，讨论转向 Gen6 生态和测试推进过程。现场回顾了早期互联互通、测试结果对齐，再到一致性测试逐步完善的经历。这一段传递出的工程经验是：规范、芯片、固件和测试系统需要在反复互操作中磨合。

公开资料可以确认，PCIe 6.0 规范于 2022 年 1 月 11 日发布，数据率提高到 64 GT/s，并引入 PAM4、基于 FLIT 的传输，以及相应的 FEC 和 CRC 机制。[2]

PAM4 一个符号携带两个比特，在提高数据率的同时，对接收端判决和通道质量提出了新的要求。Gen6 测试中，板材、走线、连接器和中间组件的影响，需要结合链路训练和错误记录一起观察。

FLIT 也改变了看待传输错误的方式。PCIe 6.0 采用 256 字节的 FLIT，一个较大的 TLP 可以跨越多个 FLIT。FEC 先尝试纠错，CRC 用于检测残留错误，链路层再通过相应的重传机制处理需要重放的数据。[3]

所以，观察到链路上存在错误记录时，需要继续区分：是被 FEC 纠正了，还是触发了重传？错误是否持续增加？有没有伴随吞吐下降、延迟拉长、重新训练甚至链路中断？这些现象的含义差别很大。

插入测试夹具interposer之后 要重新确认环境

会上多次谈到 Gen6 环境调试。PCIe 6.0 协议分析仪需要通过 Interposer，也就是插在主机与 DUT 之间的中间板，获取双向信号。加入它以后，实际通道发生了变化。

一个实用的检查方法，是先保存直接连接时的状态，再记录加入 Interposer 之后的建链结果、错误计数和故障出现频率。如果问题在接入仪器后消失，或者出现了新的异常，就要检查测量路径带来的影响。

自动均衡和校准功能可以帮助建立可用的测量环境，但某次演示成功，不能替代对当前主机、盘、线缆和夹具组合的验证。

会中还讨论了 Gen7 工具规划。具体项目排期仍应落实到可交付的硬件版本、功能和验收条件，产品路线图上的时间点需要另行确认。

03 协议分析 先找到故障前后的变化

随后，交流以 SerialTek Kodiak 系列 PCIe Gen6 产品为例，展开协议分析仪的使用方式。

这类平台把抓包后的处理和存储放在仪器内部，工程师通过浏览器访问。公开资料列出了内部 Trace 存储、可定制解码视图和多人访问等能力。[4] 对需要异地协同排查大容量 Trace 的团队，这种架构提供了一种工作方式。

具体到 SSD 问题，分析通常从几个时间点入手：设备什么时候开始建链，在哪个状态停留，何时进入正常传输，又在什么事件之后出现异常。

LTSSM 时间轴能帮助缩小范围

LTSSM 是 PCIe 链路训练与状态管理状态机。把上下行相关状态放到时间轴上，可以更直观地查看建链、速率切换、Recovery 以及低功耗进出过程。

如果一次测试中出现密集 Recovery，值得进一步排查。不过，仅凭这一现象还不能认定根因就是信号完整性。主动重训练、软件操作、速率变化和某些错误恢复，也可能涉及 Recovery。应当对照同一时段的协议、主机日志和测试动作判断。

进入事务分析后，可以按问题选取字段。查某次读写，可能需要关注 NVMe 命令、起始 LBA 和完成状态；查链路错误，则要查看相关协议事件、错误记录及前后顺序。列出与当前问题有关的字段，比在大量无关解码信息中来回翻找更有效。

偶发掉盘时 把电源和边带信号也记录下来

会上特别提到了 PERST#、CLKREQ#等边带信号。它们不承载普通读写数据，却可能直接影响复位、时钟管理和设备工作状态。

例如，一次长时间压力测试中，SSD 突然重新初始化。只看 I/O 报错，很难判断事情从哪里开始。如果同步记录了电源、PERST#和总线行为，就能检查复位信号变化与重新初始化的先后关系。

顺序一致仍只是定位线索。接下来还要通过重复测试、改变单一条件等方式验证原因。将这些记录对齐到同一时间轴，能减少仅凭最后一条错误日志猜测故障的情况。

同时，我们也沟通了 SerialTek PCIe 协议分析仪如下的创新性的功能和设计：

• 信号高保真

• “超快”解码

• “极速”存储 无需抓取“上电过程”

• 创新性的基于时间轴的 LTSSM 

• 分析任意定制解码窗口的显示列“完美”

• M.2 低功耗支持 

• Gen6“八种接口”合一 

• “远程分析”和“远程协作”

• 实时监控和回溯分析所有 sideband 边带信号

• 支持 Web 管理，免除升级带来的混乱 

• “随时断网”Interposer 

• 内嵌 Quarch PAM 功耗分析功能

04 从观察总线转向主动测试

PCIe Gen6 分析仪帮助还原已经发生的交互，协议训练器则用来主动安排测试条件。

针对 SSD 这个 Endpoint，可以让训练器模拟 Host/Root Complex 一侧，与 DUT 建立链路，再发送事务或构造异常。会上演示了分析模式与 Tester 模式的切换，以及通过夹具连接原型卡或 SSD 的方式。

测试可以从基本建链逐步展开：不同代际、不同宽度能否正常协商，指定链路操作后设备怎样响应，遇到协议异常能否按照要求处理。实际可控项目取决于训练器的实现与授权。

一致性测试报告怎样用

会上介绍的流程是先执行测试用例，再查看 Pass、Fail、Skip、Warning 等结果。对失败项继续展开日志和关联 Trace，确认测试发出了什么、设备返回了什么，以及判定失败的依据。

修复之后，可以先复测相关失败项，缩短调试循环，再执行完整回归，检查改动是否影响其他功能。用例数量和执行时间会随测试包版本、设备能力及跳过项变化，不能把现场提到的某个数字当作固定标准。

还要区分实验室预验证与正式合规流程。PCI-SIG 公开列出的测试范围包括电气、配置空间、链路协议和事务协议，并涉及互操作性要求。[5] 在自己的实验室跑通某一套协议测试，并不意味着自动满足全部列名条件。

项目自己的边界条件 需要补充用例

标准测试包覆盖规定行为，产品研发还会遇到自己的特定场景，例如某次复位前后、某个功能切换过程中，设备状态是否正确。

会上也介绍了通过 REST API 和 Python 扩展自动化的方式。SerialTek 公开资料确认，Tester 支持脚本化操作及自定义测试序列。[6] 对研发团队而言，应当把已发现的问题整理成能重复执行的用例，并保留明确的输入条件、预期结果和失败证据。

05 整盘验证继续向 NVMe 功能和企业特性展开

接下来，交流转向 SANBlaze 及其与 UNH-IOL 的合作。讨论重点也从底层链路行为，向 NVMe 整盘功能和自动化验证移动。

企业级 SSD 需要验证的内容很多。NVMe 读写与管理命令、命名空间和数据校验属于基础功能；OCP 数据中心 SSD 要求、FDP、ZNS、虚拟化和安全能力，则要按照产品实际宣称支持的范围选择测试。

这些名称不能简单放进同一个“功能全支持”的清单。OCP 涉及一组数据中心要求，FDP 和 ZNS 对应不同的数据放置或管理机制，SPDM、IDE、TCG 又涉及不同层面的安全问题。测试前应先明确规范版本、实现范围和需要验证的行为。

INTERACT 的支持范围需要按版本确认

UNH-IOL 公开资料列出了 INTERACT 的 PC 版和 SANBlaze 版，其中 SANBlaze 版说明了适配的测试系统。[7] 因此，理解这项合作时，应关注指定软硬件组合能够执行哪些预验证，而不能将其概括成 INTERACT 只能运行在某一家的硬件上。

实际配置还要确认软件授权、平台兼容版本和可执行测试范围。实验室预验证结果有助于提前发现问题，正式测试及列名仍需按对应项目流程进行。

机架式平台与自备主机方案

会上对比了 RM6 与 SBExpress6-SA 两种部署思路：前者以机架式系统组织测试，后者用于客户自备主机环境。下图是用户自备主机集成的SBExpress6-SA硬件连接。

SANBlaze 公开说明，SBExpress6-SA 可在客户提供的 Gen5/Gen6 主机中开展 Gen6 DUT 验证，配合相应 iRiser 实现电源、复位、边带控制与监测等功能。[8] 对已有较多测试主机的团队，这提供了复用主机的可能。

选择时，需要核对盘型、端口模式、可连接 DUT 数量和所需 iRiser，而不宜只比较主机或机箱价格。会上关于某些新功能的讨论，也应落实到当前可用的软件包和配置。

06 热插拔测试 从针脚接触顺序讲起

进入后半场，讨论开始集中到参会团队关心的热插拔和故障注入。

机械插拔有一个经常被忽略的细节：连接器触点并不一定同时接通、同时断开。不同接口通过相应设计形成接触顺序，插入速度、接触抖动和系统处理又会影响整个过程。具体针脚和时序应按对应接口规范核对，不能把某种盘型的规则套到所有设备上。

手工插拔可以发现问题，但难以精确重复一次异常过程。故障发生之后，工程师往往需要知道：当时哪一组信号先断，间隔是多少，是否发生过短暂重连。

热插拔/Breaker 模块接在主机与 SSD 之间，可以按模块能力控制电源、边带及部分或全部高速通道，形成可重复的连接、断开和抖动序列。Quarch 的 Gen6 EDSFF x4-4 公开资料列出了四条 PCIe Lane 的开关控制，以及 Pin Bounce 和 Glitch 等能力。[9]

先明确要复现哪一种拔插

一个测试可能模拟正常移除后的重新插入，另一个测试则可能在 I/O 尚未完成时直接断开连接。还有一些测试只改变电源或某根边带信号，设备在机械上始终没有移动。

这些操作对主机和 SSD 的含义不同。测试记录里应写清断开了什么、何时断开、保持多久、如何恢复，以及操作系统采用什么处理方式。

**单独断电可以验证一类掉电场景；完整热插拔还涉及连接顺序和系统处理。**两类测试都需要，报告中的名称也应与实际动作一致。

07 信号导毛刺 实际改变了什么

这段讨论中，有人追问毛刺幅值在哪里设置。这个问题把“故障注入”的具体含义讲清楚了。

现场介绍的 Signal Glitch，主要通过高速开关短暂改变选定通道的连接状态，实现受控扰动。它与用模拟信号源在差分线上叠加一个可精确规定幅值的脉冲，属于不同的测试方式。

可设置的内容包括选择哪条受控 Lane、哪个方向、扰动持续多久，以及间隔多久重复一次。会上用 50 ns 等时间参数演示了设置思路；具体分辨率和可用范围，应以所用模块资料为准。

物理扰动与精确协议错误的测试目的不同

通过高速开关扰动数据通道，可以观察真实接收链路面对短暂异常时怎样处理。它并不天然保证每次都命中某个指定 TLP、某个 FLIT 字段或某一比特。

如果测试目标是构造一种明确的协议错误，需要使用能控制相应协议字段和时机的训练器功能。两种手段可以配合，测试报告应说明使用的是物理通道扰动，还是构造的协议错误。

注入扰动之后，设备可能继续正常工作，也可能出现纠错、重传、重新训练、降速、降宽或链路中断。结果取决于扰动位置、持续时间、重复频率及设备和平台实现。不能把“某条 Lane 异常后一定退到 x1”写成通用结论。

现场还谈到过接触不良类问题：同样的连接异常，不同 SSD 可能表现出不同恢复行为。这类案例适合作为设计验证场景的启发。要形成可比较的数据，还需要统一扰动条件和结果判据。

型号后缀影响高速通道覆盖范围

Gen6 模块的型号差异，在这一阶段被专门展开。根据 Quarch 公开选型说明，后缀与高速数据 Lane 的开关覆盖有关。[10]

因此，“-0”不能简单理解为完全没有故障注入功能。采购时应把需要控制的数据 Lane、边带、电源和触发接口逐项列出来，再匹配型号。

08 桌面组合环境 减少夹具串接

解释完独立模块，交流又展示了桌面 8 盘位测试盘柜的组合方式：主机接 Gen6 Switch 卡，通过 MCIO 线缆连接测试盘柜，再接 EDSFF SSD。

这样可以把部分热插拔、故障注入、电源测量和边带采集功能集中在一处。对实验室桌面验证，连接关系更容易管理，也有助于减少重复拆装。

不过，“三合一”需要结合配置理解。Quarch Aon 桌面盒公开资料说明，不同版本的数据 Lane 开关覆盖不同，PAM 功耗与边带分析涉及选配；电压拉偏则通过接口连接外部 PPM。[11]

因此，有 PPM 注入接口，并不表示盒内已经包含一台可编程电源；具备基础连接功能，也不表示默认配置包含全部测量功能。已有 PPM、PAM 的团队，还需确认控制器、夹具及软件之间的兼容关系。

将来转入真实服务器背板时，也要重新检查机械空间、散热和信号通道。桌面组合环境中的验证结果，可以为后续工作提供依据，但不能直接替代整机环境验证。

09 PPM 与 PAM 先看是谁给 SSD 供电

随后，交流介绍了新版电源模块 Mega PPM，并花了较多时间解释 PPM 与 PAM 的区别。这是实际使用中很容易混淆的一点。

PAM 用于观察设备在主机真实供电条件下的电压、电流和功耗，配合相应夹具，还可以记录边带信号。PPM 则主动向 DUT 提供受控电源，用于安排电压拉偏、跌落、上下电等场景，同时测量输出侧的电气量。

Quarch 公开资料分别说明了 PAM 夹具的电源及数字边带采集能力，以及电源注入夹具替代主机供电的工作方式。[12]

例如，怀疑某台服务器的复位或供电变化引起掉盘，应该保留该平台真实供电路径进行观察。若要主动产生某个欠压波形，或者检验指定掉电条件下的恢复行为，则需要受控供电。

部分 PAM 夹具也能进行电源循环等控制，所以实际选型仍应看完整功能表。PPM 和 PAM 的区别，不能只看名字里有没有“测量”两个字。

MegaPPM 升级了什么

会中提到了 MegaPPM。根据 Quarch 公开规格，可确认的对比如下。[13]

现场有人进一步询问，新款是否能极快地把电压拉低后再拉高。这个需要和Quarch工程师进一步确认。

从公开参数看，可以确认采样率和输出功率提升，但不能据此推导电压恢复速度提高了同样倍数。带载波形还受到负载电容、线缆、夹具、源灌电流能力及测试连接的影响。需要快跌落、快恢复时，应当把实际要求的电压幅度、持续时间、边沿和负载条件明确下来，再验证 DUT 引脚附近的波形。

电压拉偏范围与设备耐受范围分开看

PPM 的输出能力不等于 SSD 允许承受的电压范围。会中提到的拉偏百分比，必须结合 DUT 规格和测试目标确定，不能写成所有 SSD 通用的耐受要求。

掉电测试也需要数据判据。企业级盘配备掉电保护电容后，仍要检查规定条件下的数据持久性、元数据一致性和恢复能力。测试应明确缓存设置、Flush/FUA 等条件，以及哪些数据已经被确认写入，避免仅凭重新上电后能找到盘就判定通过。

这一段还谈到了仪器校准的问题，根据需要在使用1-2年后建议校准。实际应按照测量用途、精度要求及实验室管理要求安排，并保存校准与使用记录。返厂或本地校准所需设备、夹具和流程，要使用厂商当前提供的资料确认。

再回到低功耗 把 L0p 与 NVMe 电源状态分开

低功耗在交流前半段已经出现，这里结合测量路径进一步讲清楚。

PCIe L0p 允许链路在保持活动的情况下减少工作的 Lane 数量，并在需要时调整，相关宽度变化无需经过传统的 Recovery 流程。它是 Flit Mode 中的可选能力，不能仅凭设备支持 Gen6 就假定已经启用。[14]

L1.1、L1.2 属于 PCIe 链路低功耗机制；NVMe 的 Power State 则描述控制器或 NVM 子系统的功耗状态。两者可以协同，但并非固定一一对应，不能把进入 L1.2 直接写成进入某个固定的 NVMe PS 状态。[15]

评价 L0p 时，还要检查主机、SSD 及链路上相关组件是否支持并实际使用了该能力。PAM 能记录功耗，是否发生了 L0p 变化仍需要协议或相应链路状态证据。

在相同工作负载下，把功耗、吞吐、延迟及状态变化一起记录，才能判断减少活动 Lane 带来的收益和代价。

10 Switch 线缆和转接板共同组成验证环境

最后一大段产品讨论，重新回到 Serial Cables 的环境搭建组件。前面讲过 Switch 的用途，这里开始展开具体连接。

MCIO x8 转两个 x4 需要配套端口配置

会上举了通过 MCIO 线缆连接多块 x4 SSD 的例子。理解这类连接时，需要同时检查 Switch 的端口拆分、线缆 Pin Map 和终端接口。一个物理 x8 连接器，并不天然保证插上一根分线就能得到两条正确工作的独立 x4 链路。

供电也要单独检查。某条 MCIO 链路负责数据连接，SSD 可能仍需要外部电源，或由盘柜背板供电。能枚举到盘之前，先确认电源来源、接地、额定能力和上电方式。

测试记录中，应保存每个端口实际协商出的速率和宽度。写着支持 Gen6，与这一轮测试实际工作在 Gen6，是两件需要分别确认的事。

关于这部分，可以参考Saniffer公众号发布的大量的关于PCIe Gen6 switch的高清实际连接演示的视频，例如本周发布的一个：

0.6米线缆跑PCIe 6.0 x16？两张Switch卡加一块Gen 6 E1.S SSD，现场接给你看！

下面的演示中也含有很多之前拍摄的PCIe 6.0 switch的演示：PCIe 6.0主机卡+Gen6 E3.S转接卡初次使用演示，它的第一段里面的PCIe 6.0 switch高清链接都可以参考一下。

我们之前做过很多期 PCIe 6.0 主机卡（也叫 switch 卡）的高清演示视频，感兴趣的可以查询一下 Saniffer 公众号往期文章，或者直接点击下面的连接，包括 Gen6 Switch + Switch；Switch + CX-8（一）和（二）；Switch + Quarch 故障注入卡 + Switch；Switch + 0.3 米延长线 + Switch 卡等等；另外，我们也拍摄了如何使用 Gen6 switch 卡连接 Gen6 SSD 的几期视频，包括 Gen6 switch + MCIO x8 转接 2*EDSFF female connector；Gen6 switch + MCIO x8 to 2* MCIO x4 + Gen6 8 盘位盘柜，等等。

Retimer 与 Redriver 的作用不同

会上还展示了信号延长相关组件。Redriver 主要通过均衡等手段补偿通道损耗；Retimer 增加时钟与数据恢复，并重新发送信号，还涉及链路训练中的相应行为。[16]

两者都可能帮助延长可用通道，但加入之后，验证环境也随之改变。如果项目的实际系统包含 Retimer，就需要覆盖该拓扑；若正在研究一段原始通道的边界问题，加入信号调理器后得到的结果，应当注明连接变化。

延长线和转接板同样需要核对代际、长度、参考时钟方式及机械安装条件。Gen6 环境中的多个中间组件，应当作为完整通道验证，不能只看每个零件各自的标称规格。

盘柜的各个盘位 可以采用不同配置

会上展示的盘柜方案，通过相应转接板连接多块 SSD，并可为部分盘位选择更丰富的测试能力。

Quarch 与 Serial Cables 公开的集成说明中，盘位 Interposer 可以配置功耗与边带采集等功能，也介绍了 Breaker 集成方向。[17] 实际系统是否具备逐 Lane 控制、完整热插拔或精细测量，要以盘位配置和已交付功能核对。

因此，普通上下电盘位、带精细功耗采集的盘位，以及带高速通道故障注入的盘位，可以按项目需要分别安排。测试计划里应注明使用了哪个盘位和哪种转接板，避免把整个机箱视为功能完全相同的一组插槽。

11 收尾落在自动化和环境可追溯

交流临近结束时，参会团队更关心如何获得清晰的产品分类，以及后续需要哪类转接、线缆和测试能力时，怎样查到准确配置。这也反映出环境搭建中的一个实际问题：资料很多，真正使用时需要找到与手头硬件匹配的那一份。

型号、硬件修订、Pin Map、固件版本、命令接口和供电说明，都应与测试环境关联保存。否则，同样叫“Gen6 Switch 加两块 SSD”的连接，换一根线、更新一次固件，结果就可能不再容易比较。

自动化脚本要控制完整的测试过程

会上强调了 Switch、盘柜和故障注入工具的脚本控制。其价值很具体：让测试从手工通断，变成可以重复执行、保留证据的操作序列。

例如，在一个经确认适用的异常掉电测试中，脚本可以先检查链路与设备状态，启动规定工作负载，记录注入事件时间，再观察 I/O、设备可见性和恢复过程。恢复供电后，还要验证重新枚举和数据结果。

循环次数只是测试记录的一部分。异常时保留主机日志、Trace、电源波形和所用配置，才能继续回答失败发生在哪一轮、什么条件下、与正常轮次有什么差异。

会末也再次提到了原生 Gen6 服务器和 SSD 样品的获取情况。此类可获得性变化较快，具体项目应按实际采购和借测条件安排。已有 Gen5 主机加 Gen6 下游环境，可以推进一部分验证；后续仍需进入目标整机拓扑完成对应测试。

主控后端仍需要 NAND 特性数据

最后，讨论回到 NAND 颗粒测试。主控需要适配的介质，在温度、磨损和其他条件变化后，其读写行为与错误分布也会变化。

NplusT NanoCycler 等 NAND 表征系统公开列出了 ECC/LDPC 分析、可靠性和介质管理验证等用途。[18] 对后端算法团队，这些数据有助于设计读重试、纠错及介质管理策略。前端 PCIe 链路验证与后端介质表征，应各自回答对应的问题，再共同支撑整盘验证。

回看这场交流，比较适合带回实验室的一项工作，是把下一轮计划中的异常场景写具体：在哪种拓扑里，哪个信号或电源发生变化，持续多久，设备应该如何响应，又准备保存哪些证据。

比如，给“验证热插拔稳定性”补上操作时序、I/O 状态、恢复期限和数据判据；给“排查偶发掉盘”补上需要同步记录的协议、电源及边带信号。写到这一步，需要补充什么工具、能复用哪些环境，通常就清楚得多了。

参考资料

本文依据 2026 年 10 月 28 日 PCIe Gen6 SSD 测试工具技术交流整理。以下为核对技术背景和产品配置时使用的公开资料，产品支持范围以当前文档及实际配置为准。

[1] Serial Cables Gen6 PCIe Host Card 产品说明

[2] PCI-SIG PCI Express 6.0 Specification 及规范发布记录

[3] PCI-SIG The Evolution of the PCI Express Specification 及 Flit Mode 说明

[4] SerialTek Kodiak PCIe 6.0 CXL 3.x Protocol Test System 产品说明

[5] PCI-SIG Compliance Program

[6] SerialTek Kodiak PCIe 6.x Advanced Protocol Test Analysis and Compliance 产品手册

[7] UNH-IOL IOL INTERACT NVMe Testing Software

[8] SANBlaze SBExpress6-SA 及 I3C Test Automation 公开资料

[9] Quarch Gen6 EDSFF x4-4 Breaker 产品说明

[10] Quarch Which Gen6 Breaker do I choose

[11] Quarch Aon Desktop Drive Enclosure 产品说明

[12] Quarch Gen6 EDSFF x8 PAM Fixture 及 Power Injection Fixture 产品说明

[13] Quarch Programmable Power Module 公开规格

[14] PCI-SIG PCI Express 6.0 Specification Functionality Updates Part 2

[15] NVM Express Technology Power Features

[16] Texas Instruments Implementing the PCIe Design with Signal Conditioning Devices

[17] Quarch SerialCables Integration

[18] NplusT NanoCycler 产品说明

延申阅读

想获得关于上述产品的更多信息，或者想进一步了解针对NAND Flash做特性分析，协议分析，以及NAND测试过程中用到各类治具和夹具，请微信后台联系我们获得最新的针对PCIe, CXL, SSD, NAND测试的白皮书版本16.0。