昨天发的一篇文章《PCIe 里的 RefClk (Reference Clock) 到底是干什么的？》有一张附图如下，有些朋友问到SerialTek PCIe 5.0/6.0协议分析仪监控的这个US PCIe Reference Clock Locked和DS PCIe Reference Clock Locked到底是什么意思？其实，在 PCIe 协议分析仪、链路训练日志、PHY 状态机输出里，确实经常会看到类似：US PCIe Reference Clock LockedDS PCIe Reference Clock Locked很多工程师第一反应是 “US = Upstream？DS = Downstream？”， 但 这里的 US / DS 根本不是数据链路里的 Upstream / Downstream 含义。✅ 先说结论在 RefClk 相关指标里，US / DS 表示的是两条差分线立在芯片内部的两个接收路径： Up-Stream CDR path = US Down-Stream CDR path = DS 它不是 PCIe 拓扑里的 Upstream Port / Downstream Port！换句话说：US Clock Locked = 芯片内部用于“向上传给内部 PLL / CDR 的 refclk 接收路径”取得锁定DS Clock Locked = 芯片内部用于“向下给 SerDes Tx/Rx 用的 refclk 路径”取得锁定很多 PHY 内部会把同一对差分时钟 拆成两个不同用途的 clock domain，分别给不同的逻辑模块使用，因此会有两个锁定状态。它和 PCIe 拓扑方向完全无关。⭐ 为什么会出现 US / DS 两个“Locked”状态？PCIe PHY 通常包含：① 一个或多个 PLL / LC-tank / CDR，用来生成高速串行线的 bit rate（例如 16GT/s, 32GT/s）这些 PLL 需要一个参考时钟，有的芯片内部把同一个外部 refclk fanout 成多个内部路径。② 数字逻辑侧需要另外一个 refclk 或衍生时钟（给 LTSSM、逻辑计时器等）为了避免时钟域交叉、减少 jitter 注入，设计上可能将时钟树分为 US 与 DS 分支。因此：US refclk = 用于 PHY CDR / SerDes 主链路DS refclk = 用于逻辑、控制器、PCIe 链路管理域 （不同厂家命名略有差异，但都是内部不同 clock domain）于是，PCIe分析仪就会把这两条内部时钟的锁定状态分别标出来。⭐ 那为什么PCIe协议分析仪要标这么细？因为 refclk 对 PCIe 链路训练极其关键：如果 US RefClk Locked = No → CDR 无法锁定 → Link Training 永远停在 Polling 或 Detect如果 DS RefClk Locked = No → 逻辑域定时异常 → LTSSM 状态机跑不稳、训练后报错、掉 link、或者 error 频繁所以工具把两条时钟锁定分开显示，便于 FA（故障分析）。⭐ 那 Upstream Port / Downstream Port 是什么？PCIe 拓扑定义里：Downstream Port (DSP)：在 RC / Switch 侧Upstream Port (USP)：在 Endpoint / Switch 上行端这是数据链路方向，与 RefClk 完全不是一个维度的概念。RefClk 根本不按 Upstream/Downstream 方向传输， 它只是 从 clock 源扇出到各个 device 的差分时钟对。所以：“US PCIe RefClk” ≠ Upstream Port 的 refclk “DS PCIe RefClk” ≠ Downstream Port 的 refclk这两个指标根本与拓扑无关，只是 PHY 时钟树内部的分支名称。✔ 总结为什么分析仪上 RefClk 会显示 US / DS？ 因为 PHY 内部将同一个外部 100 MHz RefClk 拆成不同用途的时钟域（一般用于 CDR 与逻辑）， 因此工具会分别显示：US RefClk Locked：高速串行侧 PLL / CDR 是否锁定DS RefClk Locked：逻辑域或下游时钟域是否锁定这两个 US/DS 都不是 PCIe 拓扑（上/下游端口）含义，只是内部时钟树命名。更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。白皮书下载链接 (或者点击下面的二维码直接下载）：https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

我们之前做过多期针对各类标准接口的电压、电流、功耗、sideband边带信号进行实时监控、回溯分析的视频，感兴趣的朋友可以搜索我们的公众号Saniffer查询关键词PAM。今天专门再针对PCIe 5.0 x16插卡类产品做了一个8min的高清视频介绍，方便一些之前没有看过演示的朋友熟悉这类验证测试是业内公司都是如何进行的。 为了方便工程师观看，我们针对本期视频添加了中文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 全面解读 Quarch PAM：PCIe 电压、电流、功耗与边带信号的可视化分析利器 在高速接口测试与系统稳定性验证中，电压、电流、功耗与边带信号（Sideband） 的可视化量测往往是定位深层问题最关键的手段。来自英国 Quarch 的 Power Analysis Module（PAM） 正是为此而生，它可以在不影响链路正常运行的前提下，透明地监控 PCIe 设备运行时的各种物理层信号。 本文将带你完整理解 PAM 的结构、连接方式、使用方法和典型场景，帮助工程师在复杂 PCIe 环境中快速定位问题。 一、PAM 是什么？能做什么？ PAM，全名 Power Analysis Module，是一套用于 PCIe 设备的： 电压量测 电流量测 实时功耗监测 Sideband 信号监控（PERST#、CLKREQ#、WAKE#、SMBus/I²C 等） 实时波形记录 长时间追踪分析（可持续数小时乃至数天） 它的最大价值在于： 插在 PCIe 主板与设备之间，却几乎不影响链路训练和性能。 这使得工程师可以在真实运行环境（例如主板 + PCIe Switch）下准确还原各种疑难问题。 二、测试环境搭建：PAM 如何串接？ 本期的视频示例采用以下配置： 1. 主机与设备 ASUS X670E 主板（PCIe 5.0 x16） PCIe Gen5 x16 Switch 卡 2. PAM 专用治具卡 型号：QTL2912 / 2910-02 Gen5 PCIe x16 PAM fixture 下端插主板 x16 插槽 上端连接测试中的 PCIe Switch 卡 3. PAM 管理模块（小盒子） 型号：QTL2312-01 提供 USB/Ethernet 输出，将量测数据转换为数据包传输给 PC 4. 数据链路 治具卡（监测点） → USB Type-C → PAM 控制模块 → USB → PC（Power Studio 软件） 整个串接链路不改变 PCIe 协议栈、不影响链路训练，Switch 卡依然识别为： PCIe Gen5 x16 宽度 可正常枚举与读写 三、Power Studio：核心数据界面解析 PC 端使用的是 Quarch Power Studio 1.49，功能包括实时图表、标注、统计等。  下面总结界面中的关键信息： 1. 实时电压 / 电流 / 功耗监控 右侧实时数据显示： 12V 与 3.3V 电源电压 不同时间点电流变化 自动计算功耗（V×A） 适合快速观察设备瞬时与长期功耗变化。 2. Sideband 信号监控 例如： PERST#：PCIe 复位 CLKREQ#：时钟请求 WAKE#：设备唤醒 SMBus/I²C：管理信号 信号高低电平清晰可见，数字信号对应： 0 = 低电平 1 = 高电平 在处理神秘复位、链路掉线等问题时非常关键。 3. 实时波形图 波形图持续滚动，可追踪 几十分钟、1 小时乃至多天、几周的运行情况。 用户可对感兴趣区域进行： 拖拽放大 查看波形细节 两个箭头测量时间差 Δt 上下箭头测量幅度差 这些操作对于分析： 电源启动顺序 Sideband 信号时序 功耗突增/突降事件 非常重要。 四、为什么 PAM 特别适合长时间问题定位？ PAM 允许连续记录多天，几周，几个月，这是许多仪器无法做到的。 典型长时间问题包括： ① 随机 PERST# 拉低 例如运行 3 小时 15 分 18 秒后突然 PERST# 出现一次拉低 → 系统复位 PAM 可以精准抓到该事件发生时刻，帮助判断： 是系统故障导致？ 还是工程师主动操作？ Switch 或 Endpoint 是否发生了异常复位？ ② Sideband 信号抖动或异常 如 WAKE# 间歇拉低导致系统睡眠/唤醒异常。 ③ 电流突变导致的掉线 例如突发高功耗导致主板瞬时断电或 OCP，PAM 的实时波形可还原整个事件。 五、高级功能：采样精度与标签（Tags） PAM 的采样周期支持： 4 μs 16 μs 100 μs 1 ms（默认） 10 ms 1 秒 最高可达 4 微秒级采样，适用于高精度时序分析。 标签（Tags）功能则可用于： 标记关键事件 撰写分析报告 对比不同波段的数据 六、对 PCIe 链路无影响的透明量测设计 视频中通过 LSPCI/LSI 工具确认：  PCIe Switch 链路仍正常运行 保持 Gen5 x16 枚举、读写均不受影响 这意味着工程师可以放心将 PAM 置于测试链路中长期运行。 七、适用场景总结 PAM 非常适合以下工程应用： ✅ 系统验证 观察 PCIe 设备在不同负载、温度、供电条件下的真实功耗变化。 ✅ 稳定性测试 追踪是否存在间歇 Reset、WAKE、CLKREQ 等信号异常。 ✅ 新产品 Bring-Up 分析 PCIe 启动过程中是否满足电源序列与 Sideband 时序规范。 ✅ 复杂现场问题复现 长时间捕捉难以复现的问题，例如偶发掉线、端口死锁、功耗过冲。 八、总结：调试 PCIe 设备必备的分析工具 PAM 为工程师提供了一个： 透明 高精度 可长时间运行 兼容性良好 的 PCIe 电源与边带信号监控平台。 它让我们第一次能够 —— 在不破坏链路训练与数据通信的前提下 —— 完整观察 PCIe 设备运行时的真实时序与功耗行为，为定位复杂问题提供强大的工具支持。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

我们经常看到很多设备，包括示波器，PCIe协议分析仪可以监控sideband信号，包括RefClk信号，参看下图为SerialTek PCIe 5.0和6.0协议分析仪监控RefClk以及PERST#信号的情况，实际上该SerialTek PCIe分析仪可以监控所有的sideband信号，包括图片上显示的12V/3.3V功耗（电压、电流）。那么我们今天来看一下pcie插卡上面的reference clock的信号，电压，频率，差分信号等等，如何来测试这个信号？如果该信号不完全符合标准的电压等要求，对于下游downstream pcie device有什么影响等。一、PCIe 里的 reference clock 到底干什么？PCIe 链路本身是高速差分串行，每条 Lane 自己嵌入时钟（8b/10b 或 128b/130b 编码后由 CDR 恢复），传输数据时并不依赖外部 refclk。但 refclk 主要给两类东西用：给 SerDes PLL 提供基准频率（大多数实现是这样）：100 MHz 差分时钟进 PHY，PHY 内部分频/倍频 → 2.5/5/8/16/32 GT/s 等 Line Rate。给控制逻辑 / LTSSM / 计时器等数字部分提供主时钟（或用于生成这些时钟）。早期 PCIe 1.0/2.0 基本都是系统级共享时钟 (Common Refclk, SRIS=0)：RC（Root Complex）和所有 Endpoints 共享一套 100 MHz refclk；插槽上的 CLK+/- 就是 root 端 clock buffer 扇出的一路。后来 PCIe 3.0+ 之后多了 SRIS/SRNS（独立时钟） 模式：每个端点可以用自己的 100 MHz 或其他频率本振（通过 SSC 等保持频偏在规范内）；对 refclk 的布线拓扑要求就不一样了。你问的是“插卡上的 reference clock 信号、电压、差分信号，以及如何连接到对端”，主要就是指 Common Refclk 模式下 slot 上那对 100 MHz 差分时钟 CLK+ / CLK-。二、典型电气参数：频率、电压、差分特性1. 频率名义频率：100 MHz允许偏差：±300 ppm（具体看 PCIe Base Spec 和 CEM Spec，带 SSC 时会有额外的调制范围要求）。很多系统会加 SSC（Spread Spectrum Clocking）：一般是 −0.5% 左右下展宽调制，减少 EMI，但会让接收端的 CDR / PLL 设计稍微复杂一点。2. 信号制式常见几种：HCSL（High-Speed Current Steering Logic）这是最典型的 PCIe refclk 格式。端接通常是每根线对地 50 Ω（或等效）+ 电流源驱动。差分摆幅大约 0.7–1.0 Vpp-diff 量级（不同 clock buffer 会有略微差异）。LVDS / LVPECL / CML 等某些板级会把 HCSL 转换为 LVDS/LVPECL 等再送往芯片。CEM 规范更多针对 HCSL；板内可以做电平转换，但要保证接收端 sees 一个满足规范的差分时钟。在插槽层面，你可以简单理解为：PCIe slot 上的 CLK+ / CLK- 是一对 100 MHz 差分 clock，逻辑上类似 HCSL/LVDS 差分时钟，摆幅在几百 mV 到 1 Vpp-diff 之间。3. 差分信号的关键参数对 refclk 这种 低数据率（100 MHz）但对抖动敏感的信号，主要关心：差分摆幅 Vpp-diff（太小会导致接收器接收门限不够，太大则可能导致过冲 / EMI 问题）；共模范围（RC/EP PHY 输入的 common-mode 范围，一般几百 mV 到 1.x V 左右）；上升/下降时间（slew rate，需要足够快以保证有效时钟边沿，但不能过快以免产生过多 EMI 和反射）；周期抖动 / 周期–周期抖动 / 积分抖动（RMS、peak-to-peak 等）抖动直接决定 PLL 能否锁定，以及 SerDes CDR 的容差 margin；对称性 / 占空比（一般 50% ± 5–10%）。三、拓扑：refclk 是怎么“从 upstream 传到 downstream 的”？这里容易被概念混淆。简单区分：数据链路方向 (upstream/downstream)：Downstream Port：在 RC、Switch 侧（比如 Root Port、Switch Downstream Port）；Upstream Port：在 Endpoint / Switch Upstream 侧。Refclk 拓扑通常是 RC → 多路 clock buffer → 各个下游 slot / Endpoint。也就是说：refclk 从“更高层级”的 clock 源经过 buffer 扇出到每个 slot / 芯片， 并不是沿着 PCIe data lane 方向“上/下游传递”的信号。典型几种情况：主板 Common ClockCPU RC、PCH、PCIe Switch、插槽（x16/x8/x4 等）。主板上有一个或多个 100 MHz clock generator；经 buffer / fanout 芯片分成 N 路；分别走差分线到各个：独立时钟（SRIS/SRNS）插卡自己有一个晶振/PLL 产生 100 MHz；主板给自己的 RC/Root 另一个本振；双方只要求频偏在规范允许范围内，链路仍能训练成功。这种模式下，slot 上的 refclk 引脚可能空着，或定义为 SRIS。Slot 级：主板通过 slot 的 CLK+ / CLK- 把 refclk“送给”插卡，插卡上 PHY/桥片再用这个 clock 做 PLL。对于标准 CEM 插卡，如果是 Common Refclk 模式：方向是：“主板 → 插卡”，而不是“上游数据端口 → 下游数据端口”。所以你可以记住一句话：refclk 是 系统时钟拓扑 的一部分，不是 PCIe 上下行方向里的一员； 它的“方向”更多是 从 clock 发生器 → 各元件/插卡 的扇出，而不是从 upstream 端口到 downstream 端口。四、工程上如何测试这对 refclk 差分信号？1. 测什么？通常至少要看：波形与摆幅差分 Vpp、单端振幅、共模电平；上升/下降时间。抖动周期抖动 (Tj)、周期–周期抖动 (C–C jitter)、RMS Jitter；积分抖动在指定带宽内（比如 12 kHz–20 MHz）。频率与 SSC实际频率（含 ppb / ppm 偏差）；是否存在 Spread Spectrum，折线/三角波形态、调制深度等。信号完整性眼图、过冲、下冲、反射；拐角、阻抗不连续导致的 ringing；差分对 skew（时序偏移）。2. 用什么仪器？示波器（带差分探头）带宽 1 GHz 以上基本够看 100 MHz refclk 的波形和抖动；使用 高阻抗差分探头，避免过多 load。频谱仪 + 相位噪声分析（更严谨的 jitter / phase noise 测试）。时钟/抖动分析仪（专用 clock jitter analyzer）。在实践里，大多数板级 bring-up：用 高带宽示波器 + 差分探头 就足够判断“是不是明显不对劲”。3. 在什么地方测？如果想看主板输出质量：在 slot 就近的 test pad / 0 Ω 电阻位置测量；或在 refclk buffer 的输出脚附近测。想看插卡上“看到的 clock”：插卡上如果有 refclk input net，可以在其 series 终端电阻 / 预留测试点处测。注意：不要直接撬开芯片脚焊盘测，一是危险，二是探头电容太大，可能改变信号形态。五、refclk 不满足规范时，对 downstream PCIe 设备有什么影响？从“轻微问题”到“致命问题”，大致是这一串：1. 轻微超差：频偏 / 抖动稍大可能表现为：上电偶尔训练时间变长；链路可以 up，但在高温/低温或电压边界条件下不稳定；用协议分析仪看，error counter / replay 增多。对下游 Endpoint 来说：PLL 锁定 margin 变小；CDR 层面的 jitter budget 被压缩，导致对数据抖动不够“宽容”。2. 摆幅太小 / 共模不对 / 边沿太缓慢接收端可能：PLL 根本锁不上 refclk → LTSSM 停留在 Detect/ Polling 反复；上电时序极不稳定，有时上，有时不上。在 BIOS 或 OS 里可能看到：根本枚举不到这条 PCIe 设备；或者频繁 link training failed / surprise down。3. 抖动太大 / SSC 异常 / 时钟形态畸变即使能锁定，也会：Link Training 失败率提高；训练出错，降速 / 降宽；high BER（高 bit error rate），触发大量重传，性能严重下滑。你可以把 refclk 看成：SerDes PLL/PHY 稳定性的“地基” 地基不稳 → 上面的 2.5G/5G/8G/16G/32G 数据链路，迟早会出问题。4. 系统级奇怪 Bug在一些大系统上，你会看到这种现象：单板测试没问题，多板安装在大型 backplane 后，某些槽位的设备：偶尔不上电；仅在某个插槽不稳定；只要换到另一个槽位就好。很多时候，问题根源就是某些槽位的 refclk 布线更长 / 负载更重 / 反射更严重，边缘槽位的 refclk 质量最差 → 某些 Endpoint PHY 对 refclk 质量更敏感，表现为“与型号相关的插槽问题”。六、工程角度的小建议设计/调试阶段：把 refclk 当成 high-priority 信号差分走线等长、阻抗控制、尽量少换层；远离强干扰源（电源 FET、DC-DC 开关节点等）。确认 Clock Tree 设计Clock generator → buffer → fanout → slot / chip 的拓扑是否清晰；Buffer 输出电平模式（HCSL / LVDS）与接收端输入匹配。多板 / 不同长度 slot对最差路径（最长那条 refclk 差分线）做 SI 仿真 & 实际测量；看 worst case 抖动、摆幅、边沿。如果你在做测试工具 / 协议分析仪 / 插卡类产品允许更大的摆幅区间和共模范围；对抖动的容差留更大 margin；必要时考虑板上 re-clock / jitter cleaner 芯片。你的卡往往会插在“各种非常糟糕的主板”上 →自己板上的 refclk 接收要尽量“robust”：更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。白皮书下载链接 (或者点击下面的二维码直接下载）：https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

我们在做产品验证的过程中，经常有一种场景是一个主机，但是要反复测试不同的device，端口不够，要经常人工换这些device，测试完一个或者几个，关机，拔下来，换另外一批，开机，时间反复不说，还很容易出错。实际上业界有一种比较好的方案实现针对这种类型的测试，即，依次将很多device接入一种所谓“物理层交换机”然后，通过python API实现自动切换测试，这样非常高效，并且不容易出错。今天我们的高清视频就来介绍一下这种辅助测试的功能以及其主要功能。 为了方便工程师观看，我们针对本期视频添加了中、英文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 下面是本视频的文字整理，供参考。 一、为什么需要“物理层交换机”？ 说到“交换机”，大多数工程师第一反应都是以太网交换机、以太网交换芯片——也就是传统意义上的Packet分组交换机（Packet Switch）。 这类交换机的工作方式是： 多个设备通过网线接入交换机端口； 交换机在二层/三层根据 MAC/IP 等信息进行转发； 数据包可以在多个端口之间灵活流动。 但在很多高可靠性测试和验证场景中，我们恰恰不希望交换机介入任何协议层面的处理，而是希望它像一根被“远程控制”的线缆——只负责把 A 和 B 硬连在一起，其余什么都不做，这就是物理层交换机（Physical Layer Switch）的价值所在。 可以把它理解成：“自动化的、可编程的插拔线缆矩阵”， 而不是一台理解协议的智能网络交换机。 典型特征是： 完全透明，不解析任何高层协议； 从被测设备角度看，就像真的插上/拔掉了一根线； 通过软件/脚本即可远程控制切换关系，实现无人值守测试。 二、USB 物理层交换机：车载与安全场景下的“自动插拔手” 1. 车载信息娱乐系统测试 USB 几乎无处不在，尤其在车载信息娱乐系统中： 多部手机（不同系统、不同品牌）； 多个 U 盘（不同容量、不同文件系统、不同媒体内容）； 用户在不同时间会插入各种设备。 如果完全依赖人工插拔做兼容性测试： 效率低； 人为误操作多； 难以实现大规模自动回归。 USB 物理层交换机提供了一个更优方案： 最多支持 8 台不同 USB 设备接入； 通过单一主机接口回连到车载主机； 测试系统可以自动轮询各个设备端口： 依次“虚拟插入”某个设备； 运行一轮用例； 再“拔出”并切换到下一个设备。 这样一来： 无需工程师守在台前反复插拔； 一轮测试下来，相当于获得了 8 倍的测试效率； 更便于做整夜跑、长时间稳定性与兼容性验证。 2. 安全设备的物理“空隔离”（Air-Gap） USB 物理层交换机还有一个典型用法：为敏感 USB 设备提供物理级隔离。 例如： 存放代码签名证书的 USB Key； 用于关键加密、鉴权的硬件令牌等。 通过物理层交换机，可以： 在需要使用时，将 USB Key “接入”主机； 使用完毕后，通过指令将其完全“断开”； 从物理层切断与主机的连接，形成真正意义上的Air-Gap 隔离。 这相当于给关键安全设备增加了第二重物理防线：即使操作系统被攻陷，也很难直接访问到被“断开”的 USB 安全设备。 三、SATA 物理层交换机：多盘、多主机的灵活切换 相比 USB，SATA 物理层交换机更多用于存储测试与自动化备份场景。 1. 多主机 × 多硬盘的灵活矩阵 示例产品： 4 个主机端口（Host Ports） 8 个设备端口（Drive Ports） 可以构建出类似这样的拓扑： 1 台到 4 台主机； 若干块 SATA 硬盘或 SSD； 任意时刻由软件决定“哪块盘挂在哪台主机上”。 在传统测试环境里，我们可能： 只能用机械方式插拔、切换不同硬盘； 或者需要为不同主机准备大量重复的测试盘。 而有了 SATA 物理层交换机： 测试系统可以通过 串口 / USB / LAN 下发指令： 将盘 A 切到主机 1； 运行测试； 再切到主机 2…… 可以轻松实现同一块盘在多主机之间轮转测试； 或者反过来，在同一主机上顺序测试多块不同盘。 2. 自动化备份与批量验证 除了测试场景，还可以用在： 自动化备份流程——定时切换不同硬盘做全量备份； 生产测试环境——批量验证新盘是否合格； 售后 RMA 环境——自动重现客户问题、跑验证用例。 核心优势在于： 通过脚本即可远程完成“盘与主机之间的物理连/断”， 大幅减少人工搬盘、插拔的工作量。 四、Mini SAS HD 物理层交换机：企业级存储系统的“布线中枢” 在企业级数据中心和存储系统中，Mini SAS HD 物理层交换机是非常典型的互联组件，主要面向： 大型存储阵列； 服务器与磁盘柜之间的互联； 多层机柜、盘柜的灵活配置与测试。 1. 快速切换不同盘柜 / 机柜组合 对于一个出厂面向不同客户的存储系统： 有的客户只挂一层盘柜； 有的客户可能挂两层、三层甚至更多盘柜。 如果每种组合都靠人工重新布线、反复插拔： 测试成本极高； 一旦布线复杂，很难保持一致性。 通过 Mini SAS HD 物理层交换机： 所有服务器端口、盘柜端口统一接入交换机； 工程师只需要通过脚本： 将主机连接到某一个盘柜； 或者一口气连上两层、三层盘柜； 不再需要在机房里重新插拔大量线缆。 这极大地方便了： 出厂测试； 配置验证； 客户现场问题复现等工作。 2. 故障注入与链路复制 Mini SAS HD 交换机不仅能做“连/断”，还可以： 丢弃部分链路（Drop Lanes），模拟物理链路异常； 在多条通道间做切换，构建各种复杂拓扑； 复制某条链路的数据流到单独端口，挂接协议分析仪： 实时观察链路上的流量； 做协议分析、错误注入、性能测试。 在调试大规模存储系统时，工程师可以： 通过一台物理层交换机就完成 “拓扑切换 + 故障注入 + 协议抓包” 三种能力的统一控制。 3. SAS 拆分成多路 SATA：单机支撑数十块盘 更进一步，Mini SAS HD 交换机还能： 将一条 SAS 链路拆分成 4 条 SATA 通道； 在合适线缆辅助下，最多同时连到 48 块硬盘（其中需预留一条给主机）。 配合不同类型线缆： 可直连单块硬盘并同时提供供电； 也可以通过 Mini SAS HD–Mini SAS HD 线缆连接服务器与磁盘柜； 非常适合作为机架顶部的统一布线与自动化控制节点。 五、总结：物理层交换机带来的测试与运维范式变化 从 USB，到 SATA，再到 Mini SAS HD，物理层交换机在本质上做的是一件事： 把原本需要工程师“亲手插拔线缆”的动作， 都变成脚本可控、自动化执行的“矩阵连通关系”。 这带来的价值可以概括为三点： 测试效率数倍提升 一次布线，多场景复用； 通过脚本自动轮询组合； 支持整夜跑、无人值守回归。 测试结果更可重复、更可靠 不依赖人工插拔，减少接触不良、插错口等人为因素； 拓扑可用脚本精确描述和重放。 更丰富的测试手段 方便做故障注入（断链路、掉 Lane）； 方便接入协议分析仪，复制链路进行抓包； 支持多主机、多设备、多盘柜复杂拓扑的快速切换。 对于任何需要高可靠性验证、大规模自动化回归测试、复杂互联拓扑验证的团队来说，物理层交换机已经不再是“锦上添花”的工具，而是测试与验证体系的基础设施之一。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

我们前段时间做了一期简单讲解各类SSD和插卡接口的视频，今天我们又重整相关硬件做了一期介绍，感兴趣的朋友可以直接看过来，视频有点长，大概40多分钟！ 为了方便工程师观看，我们针对本期视频并处理添加了中文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 下面的内容是基于上面的视频优化后的供你快速阅读的一个总结，方便没有时间仔细观看视频的朋友。 各类硬件接口全解析：从消费级到企业级，一次讲清楚！ 在实际的硬件开发、测试与系统集成中，我们经常会接触到各种看起来相似、却本质不同的接口：PCIe、OCP、EDSFF、SATA、SAS、U.2、M.2、MCIO…… 对于刚进入硬件行业的工程师而言，这些接口就像一张复杂的地图 —— 名称繁多、形态多样、协议各异。 本期内容旨在帮助你 系统性理解这些接口的结构、用途与关系，并结合企业真实测试场景，让你从“外行看热闹”一步迈向“工程师级理解”。 一、为什么要学习各种接口？ 许多硬件工程师在早期会经历类似困惑： 看得见接口，却叫不出名字 长得像，但协议完全不同 不知道哪个接口属于消费级、哪个属于企业级 做测试需要大量转接卡，却不清楚原因 因此，一个结构化的接口知识体系至关重要。 这篇总结正是为此而准备。 二、PCIe 系列接口：最重要的一类高速接口 PCIe（Peripheral Component Interconnect Express）是现代高速设备最核心的总线协议。随着协议不断进化，它的物理形态也呈现出多样化。当前最常见的 PCIe 相关接口包括： 1. PCIe AIC（Add-in Card）扩展卡 这是最传统的 PCIe 物理形态，也是台式机和服务器最常见的插卡方式。 特点： 采用金手指（x4 / x8 / x16） 可插拔、易扩展 常用于显卡、加速卡、网卡、RAID 卡等 尽管属于老牌形态，但至今仍是企业服务器的重要扩展方式。 2. EDSFF（E1 / E3）企业级 SSD 接口 EDSFF（Enterprise & Datacenter SSD Form Factor）是近年数据中心 SSD 的主流外形标准。 特点： 底层仍然跑 PCIe + NVMe 协议 旨在替代 U.2、M.2 等旧形态 散热能力极强（面向高功耗 SSD，如 PCIe Gen5/Gen6） 适配自动化插拔、企业级维护场景 可以简单理解为：新一代企业级 SSD 的主流形态。 3. OCP 3.0（俗称“4C+”接口） OCP（Open Compute Project）推动的新一代扩展卡规格。 特点： 本质上可以看作是 EDSFF 思路的延伸 通常用于网卡、DPU、加速卡等 在服务器主板上占用更小空间 支持热插拔、自动托管、抽拔式维护 OCP 3.0 已成为许多云厂商首选的 NIC/DPU 接口。 三、消费级与企业级存储接口对比 存储接口对初学者来说很容易混淆。下面用最直观的方式分清它们。 1. SATA（消费级为主） 主要用于机械硬盘和一些低端 SSD 接口由 7针信号 + 15针电源 组成 最高速度约 6Gbps（远低于 PCIe SSD） 由于速度瓶颈，SATA 正快速退出服务器市场。 2. SAS（企业级） 专为企业存储设计 支持 双端口、高可靠性 性能优于 SATA 适合 RAID、SAN、阵列系统 接口形态常见两种版本，但在视频中均被展示。 3. U.2（企业 SSD 常见形态） U.2 是一种物理接口，但底层协议通常是 PCIe + NVMe。 支持热插拔 稳定、耐久 但形态正逐步被 EDSFF 替代 U.2 是过去 5 年企业 SSD 的主力，但在 PCIe Gen5/Gen6 时代竞争力下降。 四、M.2 与 MCIO：从 PC 到高密度服务器 1. M.2（最常见的消费级 PCIe SSD） 特点： 常见于笔记本、轻薄本 可支持 SATA 或 PCIe 协议 形态轻薄，但不适合高功耗企业 SSD（容易过热） M.2 虽然普及，但并不适合数据中心。 2. MCIO（未来企业连接的新主流） MCIO 是 SFF-TA-1016 标准，是 CPU → 盘柜、CPU → 加速器、CPU → Switch 的高速连接方式。 特点： 具体有多种 PIN 数： x4（38pin） x8（74pin） x16（124pin/148pin） 体积小、带宽高、密度大 支持 PCIe Gen5/Gen6 有防呆结构，插反会自动阻止 在未来几年，MCIO 将成为服务器主板上最重要的高速接口之一。 五、企业研发实际场景：为什么需要大量转接卡？ 字幕文件中提到最贴近工程师真实工作的部分：企业级测试环境中，几乎不可能为每一种接口搭建独立测试平台。 为什么？ 企业 SSD、加速卡、DPU 的接口太多 新旧标准并行，测试设备昂贵 某些接口一年更新一次（如 PCIe Gen6 → Gen7） 客户项目千差万别，无法预先准备全部形态 因此测试工程师的标准工具箱里会出现： EDSFF → PCIe x16 转接卡（支持 Gen6） E1.S/E1.L → x8 转卡（Gen5/Gen6） U.2 → x4 转卡 MCIO → 任意形态转卡 OCP 3.0 → PCIe AIC 适配器 这类转接卡是企业研发避免重复购买昂贵设备的关键。 也正因为如此，懂接口、懂转卡，是成为专业硬件/测试工程师的重要能力。 六、接口未来趋势与工程师建议 结合视频内容与行业趋势，可以总结未来接口演进方向： 趋势 1：PCIe 将继续作为主力协议扩展到 Gen6 / Gen7 接口形态会继续多样化，但底层仍跑 PCIe。 趋势 2：EDSFF 将全面替代 U.2、M.2 等旧形态 原因是功耗、散热、可维护性都全面胜出。 趋势 3：MCIO 将成为主板最关键的高速互连接口 几乎所有高带宽互连都将转向 MCIO。 趋势 4：OCP 3.0 会成为 NIC/DPU 的标准接口 各大云厂正在全面采用。 建议（适合工程师）： 掌握各类接口的物理特征、应用场景 必须熟悉常见转接卡的使用方法 熟悉 Gen5 / Gen6 时代对走线、功耗、散热的新要求 重视对“接口 ≠ 协议”的理解 七、总结 本次内容系统介绍了从消费级到企业级的各类接口，包括： PCIe AIC EDSFF（E1/E3） OCP 3.0 SATA / SAS U.2 企业 SSD M.2 MCIO 并结合企业测试实际，解释了为什么工程师需要大量转接卡来适配不同接口形态。 如果你正在向“专业硬件工程师”进阶，这些接口知识将成为你理解整个服务器与存储生态的基础能力。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。    

今天的高清将介绍针对PCIe 6.0 EDSFF（主要是E3.S规格）SSD的新型测试工具，区别于此前仅作为测试环境的8盘位机箱，本次发布的是一个桌面级的PCIe 6.0 DRIVE ENCLOSURE，集成了热插拔与故障注入、可编程电源模块（PPM）和功耗分析模块（PAM）三大核心功能，支持通过Python脚本实现自动化测试。该设备需配合PCIe 6.0 Host卡使用，Host卡安装在现有PCIe 5.0服务器或台式机上，通过MCL x8线缆连接至ENCLOSURE背部接口，为SSD提供x4通道连接。设备管理可通过USB Type-C或以太网进行，供电需外接PPM模块以实现电压拉偏等测试，PAM模块则通过USB将功耗、电压、电流及边带信号数据实时传输至控制端，配合Power Studio软件或自定义脚本完成监测与分析。感兴趣的直接观看下面的视频介绍。 测试环境与工具区分 传统机框定位 该8盘位机框仅为测试环境搭建组件，不能独立运行 需搭配支持PCIe 6.0的Host卡及主机系统使用 支持EDSFF E3.S、E3.L等形态SSD及CXL内存模组 物理接口为MCIO x8，内部转换为x4信号连接SSD 连接方式说明 使用PCIe 6.0 Host卡提供MCIO x8输出接口 每根Y型线缆将一个MCIO x8转为两个实际运行x4的MCIO x8接口 四根线共支持八个盘位，实现全连接 主机侧需运行Linux并使用nvme list命令识别设备 新型桌面级测试工具特性 整体架构设计 DRIVE ENCLOSURE为集成化测试工具，非单纯存储扩展盒 内置三大测试功能模块：热插拔/故障注入、PPM、PAM 支持自动化控制，可通过Python脚本远程操作 前面板支持插入EDSFF E3规格SSD，具备状态指示灯 热插拔与故障注入能力 支持自动化而非人工手动的热插拔操作 可模拟真实场景下的插拔事件与异常中断 避免频繁物理插拔导致接口寿命损耗问题 故障注入功能可用于稳定性与容错性测试 可编程电源与功耗分析模块 PPM（可编程电源模块） 外部需连接独立PPM电源模块进行供电 实现对SSD工作电压的动态调节与拉偏测试 用于验证SSD在非标电压条件下的运行表现 接口为专用实心端子，需配套FIXTURE治具使用 PAM（功耗分析模块） 实时采集电压、电流、功耗及边带信号状态 数据通过USB Type-C传输至外部PAM管理模块 管理模块通过USB或网络连接控制电脑 配套Power Studio软件可显示波形图并记录数据 支持通过Python脚本查询实时参数与状态信息 设备管理与扩展支持 控制与通信接口 提供USB Type-C和以太网双管理接口 控制端可为笔记本、台式机或服务器 支持远程配置与监控，提升测试效率 不依赖额外管理单元，简化部署流程 供电与适配方案 单独供电接口确保稳定电力供应 支持外接PPM模块实现精准电压控制 对E1等短尺寸SSD可通过延长线引出至前面板 兼容多种EDSFF形态，灵活性高 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

这些年来，好像大家很少听说谁在使用以太网协议分析仪（ethernet protocol analyzer)。大家20多年前就有免费的Wireshark抓ethernet packet的工具安装在电脑上使用，平时高校里面计算机专业学生授课的时候老师也经常使用wireshark讲授TCP/IP, Ethernet的packet和frame的结构，然后一些IT数据中心里面的网络管理员偶尔碰到网络问题，也会使用一下wireshark。那么，我们今天要讲述的基于独立硬件的、使用FPGA实现以太网协议分析仪和免费的基于软件的、安装在电脑上通过将网卡设置混杂模式（promiscuous）的wireshark等免费软件到底有什么区别呢？ 简单一句话：Saniffer公司提供的基于硬件的以太网协议分析仪用于研发各类以太网相关的芯片验证使用，包括网络控制器、网络交换芯片、或者使用网络接口的各类芯片，它的好处是不丢packet线速抓包，包括错包。这些都是传统的基于软件的抓包工具完全做不到的。 以太网分析仪主要用于芯片研发和产品验证阶段，特别是在以太网控制器芯片的互联互通测试中进行抓包与协议分析。该设备通过串联在以太网链路中，实时捕获双向数据包并打上高精度时间戳，确保无丢包地记录通信过程。分析仪支持从千兆到400G甚至更高带宽的以太网标准，采用模块化设计，可灵活配置电口或光模块。配套管理软件可实现数据抓取、解码、过滤及后处理分析，帮助工程师快速定位问题。与IT运维常用的Wireshark等软件不同，硬件协议分析仪具备零丢包能力和物理层错误检测功能，是芯片级调试不可或缺的工具。 为了方便工程师观看，我们针对本期视频添加了中文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 下面是上述视频的一个内容简单总结，供参考。 以太网技术发展与应用场景 以太网速率演进 支持从1G、10G到25G、40G、100G、200G、400G乃至800G和1.6T的高速以太网标准 技术迭代迅速，对测试设备提出更高要求 主要使用对象 面向以太网控制器芯片设计公司及产品研发团队 用于实验室环境下的芯片调试与互联互通测试 分析仪硬件结构与工作原理 设备组成与连接方式 采用模块化设计，主机为小型便携式盒体，支持多端口扩展 设备串联于以太网链路中间，将双向信号分路送入分析单元 数据捕获机制 实时抓取经过链路的所有数据包，并打上纳秒级时间戳 支持RJ45电口或光纤模块接入，适配不同接口类型 状态指示与运行监控 前面板提供Power、Ready、Temperature Status等状态灯 Byte/Word同步状态以绿灯表示正常，红灯提示比特错误（bit error） F/P灯闪烁表示帧/包（frame/packet）层面正常传输 软件功能与数据分析流程 管理与控制软件 使用Trace Control软件进行设备管理 端口编号规则清晰：设备号-槽位号-端口号，便于识别 抓包与解码操作 启动抓包后可通过界面实时查看数据流 抓包停止后导出数据，在解码界面展示详细协议层次结构 解码内容包括时间戳（精确到分钟、秒、毫秒、微秒、纳秒）、端口方向、协议类型（如HTTPS、TCP、IP、以太网帧） 数据后处理能力 提供过滤、查找、隐藏等功能，支持从数万至数十万行数据中快速定位目标数据包 可通过“漏斗”过滤功能实现高效数据筛选，提升分析效率 硬件分析仪与软件抓包工具对比 传统软件工具局限性 Wireshark等工具依赖网卡混杂模式，易发生丢包 数据来源通常为交换机端口镜像，而镜像机制会丢弃错包，无法反映真实链路状况 硬件分析仪优势 全硬件实现抓包，保证每个数据包不丢失 可检测物理层错误，适用于芯片研发等高可靠性需求场景 具备完整的trigger、error统计、速率监控等专业功能 应用误区与行业定位 常见认知误区 认为以太网技术成熟无需专用分析仪 混淆IT运维场景与芯片研发测试的需求差异 实际应用边界 IT数据中心通常使用免费软件工具进行基础故障排查 芯片研发与产品验证必须使用专用硬件协议分析仪以确保完整性与准确性 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。