其实，我们很多人最近这些年来都没有怎么听说过RapidIO总线，或者叫SRIO (Serial RapidIO)总线了，因为绝大部分的产品设计中都是用PCIe总线做系统内部互联，甚至系统间互联了。国内还是有些行业因为特殊原因继续使用RapidIO总线，但是基本也就维持在Gen2 x4，也就是5.0/6.25Gbps x4，10多年前出来的Gen3 10Gbps很少有产品使用。 我们今天下面的文章是直接先把RapidIO协议的发展、辉煌和衰落脉络给你理一下，然后下面的视频讲讲对于市场存量的RapidIO总线产品的协议分析、诊断、仿真和测试的一个产品介绍，希望对于还需要这方面产品的工程有一定的帮助。 为了方便工程师观看，我们针对本期视频并处理添加了中文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 说明： 常见的RapidIO协议分析仪仪器有两种型号： STD标准版：不带交换机，没有触摸屏，工控机样式 PRO专业版：带交换机，功能更全，包含网络配置、网络监控、网络测试仿真。 一、RapidIO 的发展简史 1. 起源阶段：Motorola + Mercury（1997–2000） 大约 1997 年，Motorola 为自家的 PowerPC 处理器和通信系统设计下一代片间/板级互连总线，后来和 Mercury Computer Systems 合作，把方案标准化，这就是 RapidIO 的起点。 2000 年左右，RapidIO Trade Association（RapidIO 贸易协会）成立，早期成员包括 Cisco、Motorola、Nortel、Mercury、Tundra、Xilinx 等，目标是把 RapidIO 做成开放的高性能嵌入式系统互连标准。 2. 标准化与第一波商用（2001–2008） 2001 年：1.1 版规范发布，还是并行总线形态（3×N Gen1），但并没有大规模商用。 2002–2005 年：1.2/1.3 版本转向 串行 RapidIO（Serial RapidIO），物理层基于 XAUI / CEI 等高速串行规范，这一代开始在 无线基站、DSP 板卡、军工和图像处理 等领域获得实际设计应用。 2008–2013 年： 2.0/2.1/2.2 规范提高速率到 6.25 GBd，并引入更多端口宽度（x2/x8/x16）。 2013 年，3.0 版采用 10GBASE-KR 电气规范，支持 10.3 GBd、64b/67b 编码，进一步提升带宽，试图与当时的 PCIe Gen3、10GbE 抢高端互连位置。 一句话概括这段时期： RapidIO 在 3G/4G 基站、军工/航空和高端嵌入式信号处理里确实红过一阵子。 二、RapidIO 的定位：它本来想干什么？ RapidIO 设计目标很清晰： 面向 多处理器、低延迟、可扩展的点到点交换网络 用在 板上/板间/机箱间 的 DSP 集群、通信控制平面和数据平面 支持：读写、消息传递、流数据、甚至缓存一致性（CC-NUMA） 典型应用： 无线基站（BBU/DSP 板） 雷达、声呐、图像处理等军工/航天系统 部分高性能嵌入式计算平台 和 PCIe 的经典对比可以简化成一句： RapidIO 擅长“多处理器互联 + 交换网络”，而 PCIe 本质上是“主机–外设”总线。 也正是因为这个“互联 fabric”定位，RapidIO 协议分析仪早期主要卖给 基站厂商 + 军工/航空 + VPX/ATCA 板卡厂，而不是传统 PC/服务器阵营。 三、为何最近 10 多年里 RapidIO 被 PCIe 逐步边缘化？ “从 Bus Wars 到 Quiet Sunset：RapidIO 如何输给 PCIe 生态” 1. PCIe 的“铁三角优势”：主机生态 + 成本 + 工具链 Intel 主导的 PCI Express 从 PC/服务器一路打到嵌入式，带来的是： CPU/芯片组原生 PCIe 大量 PCIe 交换芯片、桥接器、SSD、网卡、FPGA IP 成熟的 BIOS/OS/驱动/调试生态 对很多系统设计者来说： “我用 PCIe 虽然在多处理器拓扑上不完美，但够用 + 便宜 + 人才好招 + 工具丰富。” 早期媒体甚至做过“RapidIO vs PCIe Advanced Switching 谁能赢”的分析，但 Advanced Switching 自己都没跑出来，RapidIO 也没有把优势变成足够多的设计赢单。 2. Ethernet 的疯狂进化，抢走了“fabric”场景 以太网从 1G → 10G → 25G/40G/100G 到现在 400G/800G， 加上 RoCE、iWARP、TSN、Time-Triggered Ethernet 等各种扩展， 很多原本考虑 RapidIO 的场景（板间/机箱间互连、后端网络）直接被以太网吞掉。 3. RapidIO 协会继续推 Gen3/Gen4，但“有规范、没增量市场” 虽然规范一路更新到 3.0、甚至规划更高速版本，技术上不比 PCIe/Ethernet 弱， 但新的设计赢单越来越少，主要集中在长期军工/航天项目和存量基站系统，难以吸引新的芯片厂持续投入。 4. 终端信号：关键厂商 RapidIO 产品线进入 EOL 代表性的 RapidIO 交换芯片来自 IDT（后被 Renesas 收购），现在很多 Gen2/Gen3 RapidIO 交换芯片都发布了 EOL/Last Time Buy 通知，只靠第三方如 Flip Electronics 这类 EOL/长尾分销商维持供货。 这对协议分析仪厂商也是信号： “RapidIO 已经从‘增长市场’变成‘存量维护市场’。” 四、用 Freescale/NXP SoC 演绎：从“强推 RapidIO”到“全面押宝 PCIe” “从 MPC8641 到 QorIQ：一条 SoC 产品线里的总线更替史” 1. 早期：Motorola/Freescale 强推 RapidIO Motorola/后来的 Freescale 是 RapidIO 的核心推手之一。 典型产品：MPC8641/MPC8641D PowerPC 处理器（2000 年代中期），集成： RapidIO fabric 接口 PCIe 接口 千兆以太网 这类芯片非常典型：同时支持 RapidIO 和 PCIe，多数电信/军工板卡可在二者之间做方案取舍。 一句话概括： “那一代的 Freescale SoC，天然就是 RapidIO vs PCIe 的‘试验田’。” 2. QorIQ P 系列：RapidIO 退居一隅，PCIe 变成“默认主角” 进入 QorIQ P 系列（45nm，P1/P2/P3/P4/P5），芯片内部的 SerDes 通道被设计成可配置：PCIe / RapidIO / SGMII / XAUI 等复用模式。 例如 P2/P3/P4 系列的官方资料里都明确写： “若干 SerDes lanes 可配置为多路 PCI Express 或 RapidIO 接口。” 实际上，绝大多数商用板卡会优先把这些通道配置成 PCIe/Ethernet，只有电信/军工等特定客户才大量使用 RapidIO fabric。 “在 QorIQ 时代，RapidIO 从‘主角’变成了‘可选配的接口选项’，而 PCIe/Ethernet 变成了默认主角。” 3. QorIQ T 系列 & Layerscape：RapidIO 几乎退出新设计 QorIQ T4/T2 等后续产品中，仍然保留了少量的 Serial RapidIO 支持（例如 T2080 的 RMan + SRIO组合，主要面向存量电信客户）。 再往后到 Layerscape（LS）系列，已经全面转向 ARM 核心 + PCIe + Ethernet，官方资料中几乎不再出现 RapidIO 的身影，SoC 的高速接口基本统一为 PCIe + 以太网 + SATA/USB。 简单总结这条演化路线： 从早期 PowerPC + RapidIO 的强绑定，到 QorIQ 时期 RapidIO 与 PCIe 并存、但地位逐步边缘化，再到 Layerscape 时代几乎彻底消失，Freescale/NXP 的产品线很清楚地折射出过去 10 多年里 PCIe + Ethernet 完成对 RapidIO 的替代。 五、RapidIO 芯片生态的兴衰：以 Tundra 为代表 我们通过加拿大的Tundra公司讲讲为什么 RapidIO 相关产品如今算是一个‘小而精’市场”。 1. 高光时期：Tundra Semiconductor 等公司的崛起 加拿大的 Tundra Semiconductor 是早期系统互连芯片的重要玩家之一，产品线包括： RapidIO 交换芯片 PCI/PCI-X/PCIe 桥接器 HyperTransport、VME、PowerPC 主桥等 2005 年，加拿大政府科技基金（US$7M）还专门给 Tundra 投资，用于支持其 RapidIO 技术研发，可见当时对 RapidIO 在通信基础设施领域的期望值非常高。 2. 被大厂收购：从“标准推动者”变成“大公司产品线中的一角” 2009 年，Tundra 被 IDT（Integrated Device Technology）收购，IDT 强调要把 Tundra 的 PCIe/RapidIO/VME 交换与自家混合信号产品组合在一起。 再往后，IDT 又被 Renesas 收购，RapidIO 产品线逐渐进入 长尾 & EOL 阶段，靠 EOL 分销商维持库存，而非主力发展方向。 3. 其它 RapidIO 参与者 TI：在多核 DSP（C64x/C66x）、移动通信基带 SoC 中集成 Serial RapidIO，用于 DSP 互连和板级 fabric。 IDT：除交换芯片以外，还提供 repeater、retimer 等 RapidIO 信号完整性器件。 ** Mercury、Kontron、VPX/ATCA 板卡厂**：在军工/航空系统内长期使用 RapidIO 作为背板或节点互连。 如今这些厂商在新产品中几乎都用 PCIe + Ethernet 作为主打互连，RapidIO 更多出现在 已有平台的后续小改款、生命周期维护 中。 六、关于RapidIO 芯片和协议分析仪的市场总结 结合上面我们的分析，我们觉得： RapidIO 没有输在技术，而是输在生态与“通用性” 技术上，低延迟、多节点、fabric 能力都很优秀； 但 PCIe + Ethernet 组合在成本/人才/工具链/通用性方面压制了它。 但存量系统巨大，协议分析仪仍然有刚性需求 4G/早期 5G 基站 军工/航空长期服役平台（寿命 10–20 年） VPX/ATCA 高可靠嵌入式系统 —— 这些系统一旦出问题，仍然需要 专业 RapidIO 协议分析仪做链路级抓包和调试。 对于SRIO芯片和测试工具厂商来讲，RapidIO 更像是一个“长尾高价值市场” 新设计不多，但单个项目生命周期长、技术门槛高； 对工程师来说，RapidIO 抓包、错误分析、拓扑调试，依然是非常“硬核”的服务能力。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

按照Nvidia的官方宣传，DGX Spark 采用定制的 DGX OS（基于Ubuntu Linux），预装了 NVIDIA 完整的 AI 软件栈，包括 CUDA Toolkit、cuDNN、PyTorch、TensorFlow、NCCL、Docker、nvidia-docker 等等，开机即可使用 PyTorch 深度学习框架，以及 Ollama 本地大模型管理工具等。这意味着团队和学生不必从零配置环境，上手就能进行深度学习模型开发和实验。DGX Spark 机身小巧（15×15×5.05 cm，<1.5 kg）且采用被动散热设计，可安静地放置在办公桌上而不扰民。我们拿到这台Nvidia DGX Spark小机器快一个月了，平时只有周六有时间玩个半天时间，前面两个周六大概简单装了一下OpenAI的Whisper用来从我们拍摄的视频提取一些字幕（结果：成功），以及Faster Whisper（结果：失败，目前其调用的底层框架cTranslate2不支持CUDA13！)，结果我们发现了它正式出厂CUDA等配置存在严重问题 - 默认CUDA配置竟然为不使用GPU，而是仅使用CPU！这导致我们开始用Whisper时候性能极差！GPU的利用率也很低！我们研究后不得不删除原装的CUDA 13，然后重新从官网下载支持GPU的CUDA重新安装，后面发现Whiper的性能提升非常大，GPU利用率也基本可以打满；另外我们也发现好多上层应用赖以支撑的cuDNN也没有安装。估计很多人大概在初次使用Spark的时候都没有意识到它预装的CUDA 13默认仅支持GPU这一点。参见下面的输出。(whisper-env) admin@spark-b91c:~$ python -c "import torch; print(torch.__version__); print(torch.version.cuda); print(torch.cuda.is_available())"2.9.0+cpuNoneFalse重新卸载出厂CUDA 13然后安装完支持GPU的CUDA 13后，再次检查如下：(whisper-env) admin@spark-b91c:~$ pythonPython 3.12.3 (main, Aug 14 2025, 17:47:21) [GCC 13.3.0] on linuxType "help", "copyright", "credits" or "license" for more information.>>> import torch>>> print(torch.cuda.is_available())True>>> print(torch.cuda.get_device_name(0))/home/admin/whisper-env/lib/python3.12/site-packages/torch/cuda/__init__.py:283: User Warning:Found GPU0 NVIDIA GB10 which is of cuda capability 12.1.Minimum and Maximum cuda capability supported by this version of PyTorch is(8.0) - (12.0) warnings.warn(NVIDIA GB10>>>由于我们自己的时间限制导致针对Spark的测试慢如蜗牛，我们结合最近拿到该Spark的行动较快的国内、外朋友的公开的测试数据来对比一下Spark和桌面级GPU卡4090, 5090在推理上面的性能差异，我们将重点根据每秒钟吐出多少个token来比较这几者的性能差异；当然，这里再次声明一下：这些不是我们自己测试的，我们只是将数据汇总供大家参考一下而已。先上结论，然后再展开细节比较：纯“吐 token 速度 / 吞吐量”：同一规模模型下，单卡 RTX 5090 明显 > RTX 4090 >> DGX Spark。Spark 大概只有 5090 的 1/3～1/4 左右 decode 速度。能装多大模型（参数规模）：Spark 远强于 4090/5090——128GB 统一内存，让它本地跑 70B、甚至 100B+ 的模型更轻松，而单卡 4090/5090 很快就被显存 24GB / 32GB 卡死，需要重度量化和各种 offload。定位：DGX Spark = “能装大模型、方便折腾、吞吐一般”的 Grace Blackwell 小型推理工作站。RTX 4090/5090 = “显存有限、但单位时间吐 token 飞快”的 纯算力暴力卡。下面用上面提到的指标——每秒 token 数（tokens/s） + 算力 / 带宽 来对比一下Spark vs RTX 4090/5090 GPU卡。1. 硬件层面的“纸面战力”对比（算力 + 内存）⭐ DGX Spark（GB10 Grace Blackwell 超芯片）GPU：Blackwell 架构，集成在 GB10 Grace Blackwell Superchip 里。官方标称：1 PFLOP FP4 AI 性能（带稀疏）。内存：128GB 统一内存（LPDDR5X），CPU/GPU 共享同一地址空间，带宽约 273 GB/s，这是它的关键特征。定位：LMSYS 的评测里，它的 GPU 纯算力大概 介于 RTX 5070 和 5070 Ti 之间，但胜在内存大、一体化。⭐ RTX 4090（Ada）Tensor Core FP8 推理吞吐：最高约 1.3 PFLOPS。Tensor Core FP16：约 165 TFLOPS。显存：24GB GDDR6X，带宽约 1008 GB/s。⭐ RTX 5090（Blackwell GeForce）FP16 计算：约 104.8 TFLOPS（标称 non-tensor），相对 4090 提升约 27%。新一代 Tensor Core 支持 FP8/FP4，FP8 实测大约 400+ TFLOPS 级别，FP4 在 TensorRT-LLM 下可以进一步翻倍。显存：32GB GDDR7（带宽更高，官方资料给的是比 4090 明显提升）。👉 纸面结论：纯算力：单卡 5090 ≫ 4090 > DGX Spark（GB10）。带宽：5090 ≳ 4090 远高于 Spark 的 LPDDR5X 统一内存带宽。内存容量：Spark 128GB ≫ 5090 32GB > 4090 24GB。也就是说：4090/5090 = 算力怪兽，Spark = 大内存怪兽。2. 真实 LLM 推理：每秒 token 数对比这里选几组有代表性的公开基准（都跟我们关心的 tokens/s 直接相关）：2.1 中等模型（20B 级）——Spark vs 5090LMSYS 对 DGX Spark 做过和 RTX 5090 的直接对比，模型是 GPT-OSS 20B（Ollama，MXFP4 量化）：DGX Spark（GB10）预填充（prefill）：约 2053 tokens/s生成（decode）：约 49.7 tokens/sRTX 5090 单卡预填充：8519 tokens/s生成：205 tokens/s🔍 换算一下：同一模型、同一框架 下，5090 的 decode 速度 ≈ Spark 的 4.1 倍prefill（批量吞吐）也是大概 4× 级别差距结论： 在 20B 级别模型、量化到 FP4 的前提下，单卡 5090 是 Spark 的 4 倍左右 token/s。2.2 中大模型（70B 级）——Spark 能跑，消费卡开始吃力还是同一篇评测：LMSYS 在 DGX Spark 上跑了 Llama 3.1 70B（FP8）：DGX Spark：预填充：803 tokens/s生成：2.7 tokens/s注意几点：70B FP8 是 全模型载入 到 Spark 的 128GB 统一内存里。单卡 4090/5090 要想跑 70B：要么非常激进的 4bit / 3bit 量化 + KV cache 压缩要么多卡拼（PCIe Gen4/Gen5 带来的通信瓶颈）要么做一堆 offload 技巧（prefill-decode 拆分、CPU offload、分页 KV cache 等）所以这里更像是：Spark 用“单机一体化”的方式硬吃下 70B 模型；4090/5090 单卡基本只能“勉强玩”一下 70B（重度量化 + 带宽/显存折腾）。实用角度：如果你希望“本地就能非常自然地跑 70B 模型”，Spark 的体验会比较顺畅（虽然 tokens/s 不快）。4090/5090 在 70B 场景下，要么多卡，要么接受一堆工程折腾和速度 trade-off。2.3 30B 级模型——4090 vs 5090 的差距CloudRift 针对 Qwen3-Coder-30B 4bit AWQ 用 vLLM 做了吞吐 benchmark，给出了很直观的单卡 tokens/s 对比：1× RTX 4090：约 2259 tokens/s1× RTX 5090：约 4570 tokens/s也就是说：5090 在这个 30B 级 INT4 模型上，大约是 4090 的 2× 吞吐和前面的 20B 结果结合，可以粗略认为：Spark：1 份4090：≈2～2.5 份5090：≈4 份（不同模型/框架数值会变，但量级差不多就是这样。）2.4 小模型（1B～8B）的一般情况以 LocalScore 上 RTX 4090 跑 Llama/Qwen 的结果为例：Llama 3.2 1B Q4_K：生成约 382 tokens/sLlama 3.2 8B Q4_K：生成约 78.7 tokens/s5090 在同类小模型上，一般能再快 30～70%，取决于是否用到 FP8/FP4 + TensorRT-LLM 的优化。DGX Spark 在 Llama 3.1 8B 上（SGLang，FP8）实际测试：batch 1：prefill：7991 tokens/sdecode：20.5 tokens/sbatch 32：prefill 依旧 ~7950 tokens/sdecode 提升到 368 tokens/s（多并发场景）可以看出：Spark 跑 8B，小 batch 下单流推理并不快，单流大约 20 tokens/s 级别但一旦做批处理，它的吞吐就上去了（因为 8B 不太吃带宽，瓶颈转成算力和软件调度）。而 4090/5090 在 8B 上，单流 decode 也能轻松几十～上百 tokens/s，批量下吞吐更高。3. 总体对比小结🔹 纯“每秒吐多少 token？”中小模型（≤30B，量化到 4bit/FP8）RTX 5090：单卡 decode 吞吐 ≈ Spark 的 3～4×，≈ 4090 的 1.5～2×。RTX 4090：单卡 ≈ Spark 的 1.5～2×。DGX Spark：可以跑，但吞吐明显慢于主流桌面卡。大模型（70B 甚至 100B+）Spark：单机原生就能装下、跑起来，只是 decode tokens/s 很一般（几个～十几个 tok/s 量级）。4090/5090 单卡：显存限制非常明显，需要重度量化 / 多卡 / 各种工程 hack。🔹 能装多大模型？Spark：128GB 统一内存，官方宣传本地可推理到 200B 参数规模（FP4）。4090：24GB 显存，单卡一般舒适范围在 8B～14B（高精度），到 70B 只能靠 4bit+ 折腾。5090：32GB 显存，略宽裕一点，但本质仍然是“中小模型 + 高吞吐”定位。🔹 场景建议如果你主要需求是：本地高并发推理（例如自己搭服务、whisper 转码、LLM API，多用户多请求）模型规模大多在 8B～30B 👉 4090 / 5090 更合适，尤其 5090，性价比非常好。如果你更在意：能在桌面上 “干干净净地本地跑 70B～120B 模型”不想折腾多卡 / 显存 offload / 复杂部署更像一个“小型实验室工作站”，而不是纯算力引擎 👉 DGX Spark 很香，它的核心价值是 128GB 统一内存 + 完整 Blackwell 软件栈，而不是每秒能吐多少 token。更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。白皮书下载链接 (或者点击下面的二维码直接下载）：https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

我们昨天做了一个视频通过一个开发板搭建并且演示了如何通过我们的小盒子来进行I2C/I3C/SMBUS的协议分析，没有看过的可以参考《独立式I2C/I3C/SMBUS协议分析仪物理连接和管理界面演示》，今天的视频我们通过一个抓取的I3C trace文件来离线演示一下I3C的协议分析。 注意：如果不是使用SerialTek这类PCIe协议分析仪通过相应接口的interposer直接串接在链路中间抓取I2C/I3C/SMBUS进行解码分析仪的话，大部分的I3C还是要采用飞线的方式将CLK和DATA信号印出来然后通过探头接入到分析仪。参见下图。 为了方便工程师观看，我们针对本期视频并处理添加了中、英文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 一、演示目的与背景 这次演示是继上一期 I2C 协议分析仪 视频之后，专门展示 I3C 协议抓取与分析 在同一套 Logic/Protocol Analyzer 软件中的呈现方式。 目的主要有两点： 让用户直观看到“抓到 I3C 协议之后在软件里到底长什么样”； 演示基本的 波形浏览、协议解码、错误查找、书签/光标导航、统计与保存 等功能。 二、I3C Trace 的基本界面结构 1. 通道视图与波形/解码分层 载入 I3C 的 Sample Trace 后，上方可以看到 两个主要通道： 下方的通道是 原始数字信号通道（I3C 总线的 SCL/SDA 等）； 上方的通道是 基于原始信号解码后的 I3C 协议气泡 / 字段信息。 通过滚轮不断放大/缩小，可以从总览级别逐步 zoom in 到单个位级的跳变与对应的协议字段。 2. 数字通道与解码结果联动 数字通道展示的是各种跳变（edges），即 I3C 信号的实际电平变化。 解码层基于这些跳变，解析出： 起始条件、地址、数据、ACK/NACK、parity、错误类型等； 下方列表区域展示的是详细的 协议条目列表，可以用来查阅具体每一帧的内容。 三、错误查找与快速定位功能 1. 条件查找（以 parity error 为例） 软件支持按照条件去查找特定的协议事件或错误： 在查找栏选择类型（如 error）； 在关键字中输入 parity error； 点击查找后，软件会自动跳转到包含该错误的位置。 比如用户想查看 parity error： 同理，其他类型的错误或特定事件也可以用类似方式查找。 2. 分段查找 用户可以先在时间轴上 选择一段区域，然后在选定区域内进行查找，以便聚焦于感兴趣的时间窗口（比如某一段初始化时序、特定测试用例）。 四、书签与光标（Bookmark / Cursor）导航机制 这一部分是 GUI 的亮点之一，方便在长时间的 Trace 中快速来回跳转。 1. 新增光标 / 书签 有两种方式新增光标： 按住 Shift 键，再随便按一个字母键（如 U）； 软件会在当前鼠标位置加上一个命名为该字母的光标（如 Cursor U）。 在界面上点击“新增光标”按钮，软件自动在当前位置添加一个光标； 使用 键盘快捷方式： 2. 光标快速跳转 用户可以通过点击光标列表中的条目，或者直接在键盘上按对应字母（如 a / b / u），快速跳转到对应光标所在的时间位置。 当前光标所在区域会被高亮显示，便于对比不同时间片的波形与解码信息。 五、统计分析与结果生成 1. 统计功能入口 软件提供 统计（Statistics） 视图，基于已经抓到的 I3C 协议数据进行分析，例如： 各种命令/地址出现的频率； 不同错误类型出现的次数； 总线上的流量分布等。 2. 一键分析 在统计界面点击相应按钮，软件会自动分析当前加载的 Trace： 以列表形式输出统计结果； 便于工程师快速了解整个 I3C 总线活动的整体特征，而不用逐帧人工查看。 六、数据保存与导出格式 1. 支持的文件格式 在“档案”（File）菜单中，用户可以选择不同方式保存当前采集的数据与分析结果： 保存为 厂商私有格式（便于下次在同一软件中重新打开、保留所有解码信息和光标/注释等）； 保存为 文本格式（如纯文本/CSV），便于在自己的工具、脚本或其它分析环境（如 Python、Excel）中再处理。 2. 使用建议 日常调试时，推荐： 正式归档 → 使用 私有格式 保留完整信息； 做报告或进一步自动处理 → 导出为文本格式给到其它工具。 七、Logic 模式 vs Protocol Analyzer 模式（抓取方式对比） 1. 本次使用的离线抓取的trace的说明 字幕里特别提到：当前展示的 I3C Sample 是通过 逻辑分析仪模式 抓取的，所以在“协议分析仪”界面看不到实时滚动的数据列表。 2. 协议分析仪模式特性 如果用户未来自己去抓取 I3C 现场数据，可以选择： 将 I3C 事务以 一行一行的协议事件 连续滚动显示； 适用于长时间监控、日志式记录总线活动。 抓波形 + 解码； 适用于短时窗口、需要看波形质量/边沿形态的情况。 Logic 模式： Protocol Analyzer 模式： 在协议分析仪模式下： 勾选后会同时抓一个类似 Logic Analyzer 的波形片段，方便在发现问题时回看对应波形； 不勾选则只记录协议层事件，节省存储与处理资源。 底部窗口会不断更新行数据，显示新的 I3C 事务； 用户可以选择“显示波形”选项 八、总结：I3C 协议分析 GUI管理界面带给你的核心价值 直观的波形 + 解码叠加展示 让工程师同时看到 I3C 的物理层跳变与协议层解析结果。 丰富的导航功能（查找 + 书签 + 光标） 支持按错误类型（如 parity error）等关键字搜索，快速定位问题点； 用字母光标快速在不同时间片跳转，特别适合长 Trace 的调试。 统计与导出 一键统计整段 Trace 的协议行为，适合做整体健康评估和报告； 提供私有格式与文本格式，兼顾二次分析和归档使用。 Logic / Protocol Analyzer 两种模式协同 Logic 模式偏重“信号质量 + 波形细节”； Protocol 模式偏重“长期记录 + 协议事务流”； 二者结合，非常适合 I3C 这种既有高速边沿、又有复杂协议语义的新一代总线。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

我们大概一个多月前写过一篇文章《3000美金的独立式I3C协议分析仪到底有啥功能？》介绍了一下针对I2C/I3C/SMBUS协议分析的这个工具，但是当时由于没有样品在办公室就没有录视频。今天我们将通过下面两个高清视频详细介绍一下这个小盒子 - I2C/I3C/SMBUS逻辑分析仪 + 协议分析仪。 为了方便工程师观看，我们针对本期视频并处理添加了中、英文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 I2C/I3C/SMBUS分析仪物理连接+管理界面初步演示 管理软件详细演示 - 逻辑分析 + 协议分析 注意：1）如果使用PCIe/NVMe协议分析仪，可以直接抓取smbus命令，参见我们大概2周之前的高清视频演示《SSD带外管理I2C/I3C联合演示 - SanBlaze + SerialTek》。 2）如果使用本文介绍的独立式I2C/I3C/SMBUS协议分析仪分析NVMe SSD的smbus命令，那么需要”飞线“将CLK和DATA、GND信号印出来，然后用随机带的小夹子夹住，再将探头插入小夹子上面。当然，记得要选择”SMBUS“ decoding。参见下面示例： I²C Logic Analyzer & Protocol Analyzer物理连接与软件演示总结 一、概述 本次演示展示了 I²C Logic Analyzer（逻辑分析仪）与 Protocol Analyzer（协议分析仪）的硬件连接、参数配置及软件操作流程。 两者协同可实现从 信号级采样 到 协议层解析 的全链路调试，是嵌入式开发、固件调试、主从通信验证及兼容性测试的重要工具。 该方案可广泛应用于 MCU 外设验证、传感器调试、EEPROM 通信分析、NVMe SSD及 AI 加速板卡上的低速总线测试场景。 二、物理连接与接口布局 信号通道分配 逻辑分析仪提供 16 路数字输入（D0–D15），每路均可采集 I²C 等低速信号。 I²C 总线仅需 SCL（时钟） 与 SDA（数据） 两条信号线，此外需 至少一根地线（GND） 保持信号基准一致。 建议将 SCL、SDA 与地线 成组绞合，降低噪声与串扰。 任意通道可用，只需在软件内正确映射为对应信号。 带电接线与保护 I²C 属低电压、低速接口（通常 3.3 V/5 V 逻辑电平），可支持带电接入。 若接入更高频信号或存在外部干扰，应使用屏蔽线或短接地回路。 同步与外部触发 设备提供 Trigger In/Out 与 Clock In/Out 接口，可与示波器或其他测试仪器同步采样。 在复杂系统中，逻辑分析仪常作为外部触发源控制示波器启动采集。 三、采样与存储特性 类型 参数范围 特点 数字采样率 最高 2 GSa/s 适合捕获高速边沿、低速总线细节 模拟采样率 最高 100 MSa/s 用于查看信号幅度和毛刺 存储模式 普通 / 跳变触发模式 “跳变模式”仅记录信号翻转，显著延长采样时间 门限电平 独立设置（0–7、8–15 分组） 自动模式常取波形幅值的一半 同步输入 CKI（Clock In） 保证多仪器采样一致性 ⚙️ 注意：开启模拟通道时将禁用跳变存储；两者不能并行使用。 四、逻辑分析仪（Logic Analyzer）软件操作流程 初始化 启动软件后进入 Logic 界面，设置采样率、采样通道、触发条件。 选择是否启用“显示波形”；开启波形可直观展示信号，但占用更多内存。 数据采集 点击“Start”开始捕获，完成后波形显示在上方，数据时间轴可放大缩小。 可手动添加书签或时间光标用于关键事件定位。 协议解码 SCL/SDA 对应通道； 地址格式（7/10 bit）； 毛刺滤波时间； 数据显示颜色； 在“添加解码协议”菜单中选择 I²C。 设置： 点击“运行解码”后，I²C 事务（Start、Address、ACK、Data、Stop 等）以气泡形式叠加在波形上。 分析功能 光标 Δt 测量：任意两点间的时间差、周期或频率。 区间解码：选定区间，仅分析某时间片段。 数据查找：按地址或数据值（如 0x2E）快速定位。 统计窗口：按地址或读写方向生成统计表，用于发现通信频繁的设备或异常地址。 数据导出与回放 可保存为专有格式（含原始采样信息）或导出 CSV/文本用于脚本分析。 可重新加载上次配置文件，快速复现测试环境。 五、协议分析仪（Protocol Analyzer）持续监控模式 工作定位 与逻辑分析仪不同，协议分析仪专注于长时间运行下的协议事务记录，不追求高精度波形显示。 适合验证系统在数小时或数天内是否出现通信异常、掉包或无响应等问题。 主要功能 实时滚动显示：不断接收新事务并追加显示。 文件分段保存：每约 7,000 万行数据自动生成新文件，持续采集不间断。 查询过滤：按设备地址、读写方向或数据内容筛选。 统计与书签：自动生成事务统计表，可添加书签标注关键信息。 触发条件：支持当检测到特定命令或数据模式时暂停记录或发出提示。 性能建议 长期监控时建议关闭“波形显示”以减少内存占用； 存储介质应为 SSD 或 NVMe 设备，以保障持续写入速度； 软件内可设定自动分卷大小与轮替策略，防止磁盘写满。 六、应用与扩展场景 应用方向 示例 分析目的 嵌入式系统开发 MCU ↔ EEPROM / Sensor 验证寄存器访问与时序规范 AI/加速卡硬件 控制器 ↔ 模块板 I²C 调试板间通信、识别初始化异常 消费电子 触控屏 / 电池管理模块 捕获唤醒信号、功耗控制协议 汽车电子 CAN / LIN 兼容模块 联合测试 I²C–CAN 桥接控制逻辑 教学与科研 通信原理实验 用于展示 I²C 协议帧结构与时序 七、实践建议与经验总结 连线规范化：信号线应尽可能短且成对绞合，减小地噪影响。 触发条件优化：针对重复数据包，可设定仅在特定地址或错误状态触发采样。 门限自动校准：利用自动门限算法可快速匹配不同电平标准，避免手动设置错误。 综合联调：与示波器同步使用，可同时观测物理波形与协议层事务，帮助判断信号质量与逻辑正确性。 数据归档：长时间测试应定期备份数据文件，防止系统缓存溢出。 八、演示总结 本次演示的 I²C Logic & Protocol Analyzer 解决方案兼具高采样精度与协议级解析能力。 通过硬件的灵活通道分配与软件的可视化统计功能，工程师可： 快速建立从信号到协议的映射； 精确定位通信异常； 进行长时稳定性测试； 并在需要时导出数据进行脚本分析或报告生成。 该系统在嵌入式验证、硬件 bring-up、系统互操作性测试中具有显著价值，是现代电子与半导体测试环境中不可或缺的基础工具。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

业内开发PCIe 5.0 M.2 SSD盘的公司，以及验证测试第三方PCIe 5.0 M.2 SSD盘的公司的一个共同苦恼就是，一般的工作站，PC或者笔记本电脑没有那么多M.2插槽，同时还提供较好的SI信号。Saniffer公司提供的下面方案可以完美解决这个问题，并且该方案还可以针对测试过程中出现问题的M.2 SSD进行热插拔操作，感兴趣的可以参考下面的工程师的高清演示。感兴趣的朋友也可以参考本文的底部的《测试白皮书》的Chapter 5.4 常用PCIe Gen 4/5/6 JBOF测试盘柜获取更多信息。 为了方便工程师观看，我们针对本期视频并处理添加了中、英文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 视频总结：PCIe Gen5 Switch 卡+盘柜连接 M.2 SSD 演示 1. 实验目的 演示如何利用 Gen5 NVMe 盘柜 + PCIe Switch 卡 + MCIO 线，将一张 M.2 NVMe SSD 安装到 Gen5 盘柜托架中，通过 PCIe Gen5 链路实现识别，并验证链路速度、端口状态以及管理接口可用性。 2. 硬件结构与连接方式 2.1 盘柜结构 Gen5 盘柜支持 插入 8 个盘位托盘： “这个盘柜可以接，插八张盘。” 每个托盘上可以安装 M.2 转接模块： “托盘上面拧了一个这个 E3 转 M.2 的转接卡，然后 M.2 盘插到这。” 2.2 Switch 卡与 MCIO 连接 PCIe Switch 卡插在主板 PCIe 插槽： “Switch 卡，就直接插到这个 PCIe 插槽，主板插槽就可以了。” 托盘的 MCIO 接口必须与盘柜对应端口相连： “Switch 卡这边接哪一个口都可以，但这边必须得接你插盘的那个口。” 如果使用盘柜全部 8 个插槽，需要两张 Switch 卡（每卡 4 个端口）： “8 个口的话，对应到这边 Switch 卡，可能要接两张，一张 Switch 卡是 4 个口。” 3. 上电顺序（关键步骤） 必须严格按顺序进行： 步骤 动作 ① 先给盘柜上电 ② 再给主板及 Switch 卡上电 “一定要先给盘柜上电，然后再给主板上电。” 4. 成功识别 & 状态指示灯判断 4.1 判断 Switch 卡 LED 如果找到盘，对应位置的 LED 熄灭 未插盘的端口 LED 点亮 “能找到盘的话对应的 Switch 卡上的这个灯是要灭掉的，下面三个没有插盘的是亮的。” 5. 系统识别验证 (操作系统识别) 系统启动后能看到盘： “可以找到这张盘。” 可以看到其 Bus/Device/Function 信息： “我们可以看到这个盘，BDF 是 05。” 链路速度正常： “这里，这个是 Gen5x4 都 OK 的。” 没有错误： “下面也都是这个减号，没有错误。” 6. Switch 卡 & 盘柜管理接口验证 6.1 连接 Switch 卡管理口（Type-C） 使用 Tera Term 串口登录，无需设置波特率： “Tera Term 软件打开之后，选择串口直接，不用选波特率。” 输入 help 可查看命令： “比如说你打个 HELP，它就一些提示命令，有些升级的，有设置端口的。” 查看端口速率： “showport… 现在可以看到在 port 16，就是 Gen5x4。” Switch 上行带宽： “最大也是 Gen5x4，它的上行是 Gen5x16 的，就是插主板这个槽。” 6.2 连接到盘柜管理口（Type-C） 拔到盘柜管理口后再次 help： “注意它命令是不一样的… 它这边是 showslot。” 显示 slot 识别到 M.2： “可以看到我们在 slot1 上插了一个 M.2 的盘。” ✅ 总结结论 项目 结果 M.2 SSD → 托盘 → 盘柜 → Switch → 主板链路 ✅ 成功建立 识别盘 ✅ 成功识别 & BDF 显示正常 连接速率 ✅ PCIe Gen5 x4 错误状态 ✅ 无错误（所有错误位均为 -） 管理接口 (Type-C 串口) ✅ 可查看端口/slot 信息 ➡️ 测试验证结果：Gen5 盘柜 + Switch 卡 可以稳定支持 M.2 NVMe，并以 PCIe Gen5x4 正常运行。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

平时有些朋友老是觉得为啥通过将PCIe 5.0 U.2 SSD或者M.2 SSD连接到服务器、工作站、笔记本等进行测试感觉信号不是很好，其实在当前阶段这个是正常现象，具体解释可以参考我们本文底部的《测试工具白皮书》的Chapter 5.2 构建PCIe Gen5测试环境必备的各类产品部分测试眼图内容。为了拥有一个SI较好的信号质量，业内通用的方式采用PCIe 5.0主机卡，今天的视频就给各位直观地演示了如果通过PCIe 5.0主机卡连接PCIe 5.0 U.2和M.2 SSD。 为了方便工程师观看，我们针对本期视频并处理添加了中文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 下面是基于上面的视频内容整理的一个文字总结。 总结：Gen5 Switch 卡 → MCIO → U.2 → M.2 SSD 转接演示 1. 实验目的 演示如何通过 PCIe Gen5 Switch 卡，使用 MCIO 线 → U.2 转接 → M.2 转接卡 的方式连接 M.2 PCIe SSD 实现识别与正常工作。 此流程在高端服务器或测试平台中常用于 多盘位扩展与灵活连接验证。 2. 连接链路拓扑 Gen5 Switch 卡      │  (MCIO cable)      ▼MCIO → U.2 转接      │      ▼U.2 → M.2 转接卡      │      ▼M.2 NVMe SSD 视频中明确说明了使用的链路是： “直接通过一根 MCIO 的线转成 U.2，然后通过 M.2 转 U.2 的转接卡，接 M.2 盘。”  3. 供电要求重点说明 M.2 转 U.2 转接卡需要 额外 SATA 供电： “这边一定要接一个 SATA 的供电，单独供电。”  ⚠️ 如果没有独立供电，通常 M.2 SSD 无法上电，可能会出现不识盘或 LED 灭灯。 4. 上电与识别情况 全部连好后开机： “全部连接好之后，然后开机就可以了。”  开机后： SSD 已成功被系统识别。 前端设备指示灯可能没有亮，但并不影响识别。 字幕信息： “开机以后你看，这边能找到盘，它这个灯就是灭的。”  5. 系统识别验证 在系统层面，设备成功识别： “系统里是找到的这个盘。”  且确认为 PCIe Gen5 x4： “找到这个盘，而且是 Gen5 x4 的。”  📌 说明：整个链路能够保持 总线带宽 和 链路宽度 不衰减，完成性能通路。 🔍 视频总结 项目 结果 转接方式 Gen5 Switch → MCIO → U.2 → M.2 是否需要额外供电 ✅ 需要 SATA 单独供电 系统识别结果 ✅ 能识别到 M.2 SSD 链路速度 ✅ PCIe Gen5 x4 💡 关键经验点 M.2/U.2 供电不统一，因此 M.2 转接板必须外接 SATA 供电。 转接链路越长，信号衰减越大，但本案例通过 Gen5 仍能成功稳定连接，证明设备、线材与转接卡的 SI 设计良好。 灯不亮不代表不工作，以系统识别为准。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

昨天我们看上海进博会谈到ASML，谈到其EUV的相关技术，今天谈谈如何将几十亿个晶体管组成一颗逻辑器件，例如 CPU。 为了方便工程师观看，我们针对本期视频并处理添加了中、英文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。 从乐高颗粒到超级大脑：CPU里的上百亿个晶体管是怎样“搭建”的？ 在一颗现代 CPU 里，藏着数十亿个晶体管。 它们像无数个微缩的“乐高颗粒”，被精确地堆叠、连接，最终变成计算机的大脑。 但这些纳米级的元件——比一根头发还要细上几万倍——究竟是如何组合成强大的处理器呢？ 一、从一个晶体管开始 每一个晶体管都像是一扇可控的门。 当电信号“开门”时，电流就能通过；“关门”时则被阻断。 在视频中，它被比喻成一个水龙头——N 型与 P 型晶体管一个开、一个关，互补成对。 二、逆变器：最小的“逻辑砖块” 最简单的逻辑电路叫 逆变器（Inverter）。 它只由两个晶体管组成：一个 N 型，一个 P 型。 输入电压为 1 时，输出为 0；输入为 0 时，输出为 1。 这就是最小的逻辑翻转单元。 工程师把这种结构称作标准单元（Standard Cell）—— 它就像乐高中的一块基础积木。 三、再往上：从“门”到“单元” 把多个晶体管按不同方式串联、并联，就能得到： 这些逻辑门正是所有计算的基础。 一个 XOR 可能要用上十个晶体管。 四、标准单元如何组成宏模块 一个标准单元只执行最小逻辑， 多个单元组合，就形成更复杂的结构——称为宏单元（Macro）。 例如： 一个 32 位乘法器宏单元由约 6100 个标准单元组成。 再往上，这些宏单元构成算术单元、寄存器、缓存…… 一步步拼成整个处理器内核。 五、纳秒之间的速度奇迹 一个逻辑门翻转一次仅需几皮秒（10⁻¹² 秒）。 而数千个单元的信号在电路中传递完成，也只需200 皮秒左右。 亿万个这样的“开关”同时协作，就成了每秒数十亿次的运算。 六、让它们“连起来”的金属世界 视频提到：芯片里看似空的部分，其实被绝缘材料和金属导线填充。 铜、钨、铝等金属负责信号互连。 这些导线在 10 多层金属层中纵横交织，把数十亿个单元连成一体。 七、结尾：复杂，却优雅 这就是 CPU 的奇迹： 微观的世界，搭建了我们的数字宇宙。 一句话总结： 一个 CPU，是由无数个“翻转 0 与 1”的微型门电路组成的庞大城市。 每个晶体管都在用亿分之一秒的节奏，维持数字世界的律动。 晶体管像沙粒一样渺小， 逻辑门像乐高积木一样可拼， 数十亿个元件共同协作， 让你能打开网页、编辑图片、看电影。 NAND 门：两个输入都为 1 时输出 0； NOR 门：两个输入都为 0 时输出 1； XOR 门：输入不同才输出 1。 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2025.6.16最新更新的白皮书12.3版本 - 《PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver12.3》。 白皮书下载链接 (或者点击下面的二维码直接下载）： https://pan.baidu.com/s/18_c11aeFhSBe2qa-jUFs_Q?pwd=mm9y 提取码: mm9y 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。