我们之前公众号中讲过几次针对PCIe 6.0 的协议层CTS测试，也经常提到目前PCI SIG官方组织针对PCIe 6.0的Preliminary FYI 兼容性测试（简称PRE-FYI)，在目前这个阶段，实际上是一个意思，因为针对PCIe 6.0 的electrical物理层和protocol协议层的兼容性测试CTS Spec规范version 1.0还没有最终finalize确定。我们今天就来给你揭开PCIe 6.0 PRE-FYI协议兼容性测试的神秘面纱！下面是之前拍摄的一些使用SerialTek公司的PCIe 6.0 训练器进行测试的视频，感兴趣的也可以在saniffer公众号查找关键词“CTS", "PRE-FYI"等，或者到本文底部根据链接下载PCIe 6.0/CXL 3.0测试工具白皮书。一台可编程的PCIe 6.0主机 + 一套自动化CTS验证平台 + 一个轻量级链路分析系统视频详细解读PCIe 6.0 CTS协议一致性（或者叫兼容性）测试咋测的？为什么 PCIe 6.0 的 CTS比前几代都“折磨人”？当前PCIe 6.0协议兼容性测试CTS进展及SerialTek CTS高清演示我们今天拍摄了一个视频，使用SerialTek PCIe 6.0协议分析仪+训练器，模拟PCIe 6.0 RC(root complex)，来对Saniffer销售的PCIe 6.0 Host Card (也叫switch card)作为EP (end point) 做协议层兼容性测试，业内一般叫CTS，有的工程师也叫它PTC，是一个意思。两周前举行的PCIe 6.x Protocol Pre-FYI Workshop，好多人从来没有参加过这类会议，我们今天的高清视频就是给你介绍一下这个PCIe 6.0协议兼容性到底是如何测试的，相信你看完后就都理解了。后面有时间的话，我们会再拍摄一期测试PCIe 6.0 x16 Nvidia Mellanox CX-8 800G 网卡的协议兼容性的视频。March 24-27, 2026 - Novus Labs - Hillsboro, Oregon The primary goal of this event is to assist in the development of the protocol tests of PCIe® 6.X Compliance Program. Testing will focus on Link Transaction and Configuration Space testing only. There will be no electrical testing offered during this event.为了方便工程师观看，我们针对本期视频并处理添加了中文字幕供大家参考。如果想看高清视频建议要在电脑上打开上面的视频链接进行观看！创作不易，欢迎分享到朋友圈或者与朋友讨论！如果想搬运我们的视频请告知我们。我整理了视频里面的关键内容，按照“背景 → 测试体系 → 设备原理 → 实际操作 → 关键结论”来梳理一个文字总结，方便大家参考。一、背景与行业现状1️⃣ PCIe 6.0发展阶段PCIe 6.0规范发布时间：2022年1月11日至今已超过4年，但：实际产品仍然非常少生态处于早期验证阶段👉 当前状态可以总结为：“规范已成熟，产业仍在爬坡”2️⃣ 互联测试（Workshop）进展目前已进行了5次小规模互通测试（Interoperability）：次数时间特点第1次2024年6月问题非常多第2次2024年10月仍有较多问题第3次2025年3月持续改进第4次2025年10月稳定性提升第5次2026年3月重点测试协议层👉 最新阶段：名称：PCIe 6.0 Preliminary FYI Workshop核心：协议层兼容性测试二、测试核心思想（非常关键）👉 当前PCIe 6.0测试的本质：用“模拟设备”替代真实系统，验证互通性测试重点对象👉 主要测的是：Endpoint（EP）设备例如：SSDGPUAI加速卡Switch卡测试方法核心逻辑👉 用一个设备模拟：CPU（RC）或外设（EP）👉 去验证另一端设备的行为是否符合协议三、测试设备架构（重点理解）1️⃣ SerialTek Analyzer + Tester视频核心设备特点：👉 一台设备 = 两种能力协议分析仪（Analyzer）测试器 / 训练器（Tester）2️⃣ 模拟能力（关键能力）设备可以模拟：模式作用RC（Root Complex）模拟CPUEP（Endpoint）模拟设备👉 当前测试场景：用设备模拟RC，去测真实EP3️⃣ 连接结构（非常典型）整体结构：Tester（模拟CPU）↓ TX/RXFixture（治具/被动主板）↓被测设备（EP卡）关键组件：✔ D0 / D1PCIe双向数据通道（TX/RX）✔ S0（Sideband）边带信号（Reset / Clock / 控制信号）✔ Fixture（治具）本质：被动主板功能：提供插槽 + 信号通路四、测试流程（操作步骤）Step 1：切换设备模式从 Analyzer → Tester模式设置为：RC模式Enable FLIT ModeStep 2：连接硬件D0 / D1 → 数据链路S0 → 边带信号Fixture → 插入待测卡Step 3：上电（Power On）👉 必须先上电，否则无法建立链路Step 4：链路训练（Link Training）设置：Speed（Gen1~Gen6）Width（x1~x16）👉 目标： 进入 L0状态（正常工作状态）Step 5：链路复位（关键步骤）👉 做一次Reset：触发重新训练协商速率和宽度👉 可能结果：理想：Gen6 x1（64GT/s）实际：可能降级到Gen5五、调试与优化（核心工程价值）1️⃣ 信号调优（难点）通过：👉 Interposer Settings（关键模块）可以调整：Through Path参数EQ参数信号频率特性2️⃣ EQ（均衡）调节设置Preset值（Tx/Rx）提高信号质量3️⃣ Lane Mapping（重要细节）支持 Lane Reverse（0~15 ↔ 15~0）👉 实际工程中非常常见六、监控与评估指标（最重要）设备提供实时统计：✔ 数据指标TLP / FLIT数量✔ 错误指标CRC ErrorCorrectable ErrorUncorrectable Error核心判断标准👉 重点不是“没有错误”，而是：Uncorrectable Error要尽量低原因：PCIe 6.0（PAM4 + FLIT）完全无错误几乎不现实七、当前PCIe 6.0的真实工程难点字幕中反复强调一个核心问题：👉 信号质量难以做到“完全干净（Clean）”本质原因：1️⃣ PAM4信号复杂对信号质量极其敏感2️⃣ 通道损耗大CPU → PCB → 连接器 → 卡3️⃣ 误码不可避免依赖FEC纠错八、一个非常关键的理解（总结性）👉 当前PCIe 6.0测试的核心逻辑是：不是验证“能不能跑”而是验证：“在有误码的情况下是否还能稳定运行”九、总结（给你一个工程师级一句话）👉 PCIe 6.0测试本质 = “用模拟RC去打压真实EP，在复杂信号环境下验证协议容错能力”更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2026.1.6最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB)链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

PCIe 6.x Protocol Pre-FYI Workshop刚结束2周，同时结合我们最近的一次技术交流，今天来聊聊当前这个时间PCIe与CXL生态的最新进展、测试环境搭建及关键设备选型等等，涵盖从芯片、主控到服务器平台的全链路挑战与应对策略，并对主流分析工具和验证方案进行了深入分析，我们只聊核心大家关注的内容。当然，这里面提到的很多内容我们Saniffer之前也有拍摄过高清视频做过介绍，可以查询相关关键词查找回看。PCIe 6.0 与 CXL 3.0 发展现状PCIe 6.0 推进节奏PCIe 6.0 协议基础规范（Base Spec 6.1）于2022年1月11日发布，距今已四年。      自2024年6月9日首次小规模互通测试以来，已举办五次官方组织的pre-FYI workshop，第五次于2026年3月底（March 24-27, 2026）完成。 目前根据本次PCIe 6.x Protocol Pre-FYI Workshop的PCIe 6.0协议层Compliance测试数据的各厂家的对比corelation分析，SerialTek是所有工具里面最好的一家。第四次测试（2025年10月27日）中，除参与的其中一家公司外，其余厂商产品间互联互通表现良好。      目前仍处于初步阶段，电气合规性（Electrical compliance）与协议层合规性（Protocol layer compliance）规范尚未正式定稿。CXL 3.0 发展受阻CXL 3.0 优先级非常低，因PCI-SIG将重心放在PCIe 6.0兼容性上，导致CXL相关工作推进缓慢。 主流公司发布的PCIe switch目前均不支持CXL switch，一家虽有IP但未推出产品。 国内公司也有尝试研发CXL switch IP，短期内难以量产。服务器与主控芯片供应预期服务器上市时间AMD的Zen6服务器原型机已于初步给到各个server OEM/OD研发中心等合作伙伴进行验证。 验证周期预计长达一年，主流服务器厂家明确表示在2028年底前无法买到Zen6服务器。 英特尔进度更慢，其服务器上市时间将晚于AMD。测试环境构建与关键设备核心测试组件在真实CPU服务器缺位的情况下，需依赖Switch卡、Retimer卡、Redriver卡等构建仿真环境。 Switch卡基于博通芯片，可实现x16上行转为两对PCIe 6.0 x8 MCIO接口，通过Saniffer提供的MCIO X8 to 2* X4 EDSFF female用于连接多块SSD盘。      Retimer卡用于长距离信号增强，防止因走线过长导致信号劣化；前提是先得有PCIe       6.0链路。 Saniffer已具备完整的Gen6配套线缆体系，包括延长线、转接线、金手指转接卡等。NVMe SSD测试配置典型测试环境可接入8-9块SSD盘，通过轮询方式施加压力，验证每块盘是否能达到99.9%的性能达标率。 环境可用于模拟CPU与SSD间的建链过程，支持从Gen1 x4到Gen6 x4的全速率协商测试。PCIe 6.0分析仪与训练器和SSD测试设备选型主流设备对比市面上主流的针对PCIe 6.0的electrical Tx和Rx测试主要来自是德，协议层的CTS测试主要来自SerialTek/Ellisys等公司SerialTek是PCI-SIG官方指定的PCIe 5.0协议层兼容性CTS测试设备。 SanBlaze是UNH-IOL实验室全面采的针对PCIe 5.0/6.0和NVMe 1.0~2.3 SSD进行NVMe compliance，I2C/I3C带外管理，OCP 1.0a~2.6/2.7，以及NVMe over Fabric认证测试的全球唯一工具。SanBlaze 针对SSD研发测试的设备优势内嵌超过2000+个由三星、Intel/Solidigm、Kioxia、SK Hynix、Micron、Marvell、IBM, HPE, Dell，Meta、Microsoft等头部客户贡献的标准或者定制等认证测试用例，开箱即用。 支持OCP 2.6规范认证，且是唯一被微软SR-IOV技术授权的硬件平台支持在SanBlaze硬件内部直接登录用户UNH IOL账户，在设备内运行最新的NVMe一致性测试套件（CTS），无需额外维护PC平台。 提供故障注入功能，可精确到10纳秒级别，远超同类竞品。提供众多针对消费类和企业级特性的测试，例如：NVMe-MI带外和带内VDM测试ZNSSRISTCGSPDMFDPOCPSR-IOV关键物料与信号完整性挑战连接器与接口演进PCI SIG在2024年宣布PCIe 6.0仅保留E1、E3两种规格，U.2和M.2已被官方淘汰。 在个别终端用户的要求下，安费诺（Amphenol）已开发出Gen6 M.2连接器，SerialTek也已支持，但目前看实际应用有限，国内客户有些表示仍旧对于老旧的M.2 U.2可能存在一定的需求。 三星明确表示不会推出Gen6 U.2 SSD产品。信号质量严峻挑战受限于PAM4编码对信噪比的高要求，Gen5/Gen6信号极易劣化。     实测显示，某知名服务器PCIe 5.0的U.2背板的PCIe链路上信号每秒发生高达30万次Link Recovery，严重影响性能。 市场上大部分的服务器背板都有类似问题，这种情况只有通过SerialTek PCIe 5.0和6.0协议分析仪的特殊的“信号高保真”的interposer串接在PCIe链路中间才可以发现。使用高质量PCIe 5.0或者6.0 Switch卡后，Link Recovery次数可降至几乎为零，证明中间链路质量至关重要。      强烈建议避免使用淘宝、京东采购的廉价转接线，必须选用专业厂商例如Saniffer销售的高品质线缆避免测试浪费时间。SSD存储对于NAND颗粒测试需求SS使用的闪存颗粒特性分析市场上NplusT等针对NAND Flash进行特性测试的专用设备可对BGA152/BGA132/BGA154等封装的NAND颗粒进行老化、高低温、读写干扰等特性测试。      通过接触式加热盖板，可精准控制颗粒温度，并实时读取其内部传感器数据，误差小于0.1°C。 下图是NAND颗粒在不同温度下面访问不同page的误码率曲线，大家可以看到差异非常大，所以需要测试。测试发现，随着温度升高，不同访问模式下的误码率曲线差异显著，对ECC算法优化提出更高要求。更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2026.1.6最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB)链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

我们这两年测试企业级NVMe SSD的controller和盘的时候经常碰到一个术语叫SPDM，另外，我们也经常听到工程师问：你有没有工具可以尝试SPDM？我的SPDM是SPDM over DOE的，等等，诸如此类的东西。SerialTek PCIe 5.0（含）分析仪都支持DOE/IDE协议解码，SanBlaze RM6等产品都支持针对SPDM的上层的功能的自动化测试，我们今天就来讲讲这些基础概念，让大家清楚这些概念都是什么意思。我们今天下面的资料完全基于公开资料（PCI-SIG / DMTF / CXL 等文档）整理的解释，讲一下三个概念 SPDM、DOE、IDE 的定义以及 Host 与 Device 初始化和交互流程，并说明它们之间的关系。上图：SerialTek的PCIe协议分析仪支持DOE/IDE协议解码和诊断分析，训练器支持协议的packet生成上面两图：SanBlaze SSD测试工具提供针对从SPDM 1.0~1.3的完整的测试脚本和测试用例，为业内主流公司所使用一、SPDM 是什么SPDM = Security Protocol and Data Model（DMTF定义）SPDM 是一个 设备安全认证和安全会话建立协议，主要用于：设备身份认证设备固件完整性验证安全会话建立密钥交换SPDM 可以让 两个硬件组件建立安全通信会话，并支持设备身份信息、测量值和证书的交换。SPDM 的核心目标：Device identityDevice authenticationMeasurement(firmware integrity)Secure session establishmentKey exchangeSPDM 在 PCIe / CXL / NVMe 等体系中通常用于：Host 验证设备是否可信设备验证 Host 环境建立安全通信会话二、DOE 是什么DOE = Data Object ExchangeDOE 是 PCIe specification 中的一个 Extended Capability。DOE 提供一个 Mailbox 机制，允许 Host 软件和 PCIe 设备交换结构化数据对象，例如：SPDM 消息安全管理消息设备测量数据换句话说：DOE =PCIe中传输安全消息的通道PCI-SIG文档说明：DOE 允许 Host 与 PCIe 设备之间交换数据对象SPDM 等安全协议可以通过 DOE 传输DOE 的特点：位于 PCIe configuration space使用 mailbox registersHost 通过 config read/write 访问结构示意：PCIe device└─ DOE ExtendedCapability└─ DOE mailboxHost 通过该 mailbox 与设备交换安全消息。三、IDE 是什么IDE = Integrity and Data EncryptionIDE 是 PCIe 的 链路安全机制。IDE 的作用：对 PCIe TLP 数据进行加密提供完整性保护防止数据篡改防止重放攻击IDE 使用 AES-GCM 加密算法对 PCIe 传输的数据包进行保护。IDE 保护的是：PCIe Transaction Layer Packets(TLP)IDE 在 PCIe / CXL 系统中的目标是：防止物理链路窃听防止链路数据被篡改四、SPDM、DOE、IDE 的关系这三个技术的关系是：SPDM↓DOE (transport)↓PCIe↓IDE (link encryption)具体作用：技术作用SPDM认证与密钥协商DOEPCIe上交换SPDM消息IDE用协商出的密钥加密PCIe链路IDE 需要 密钥管理协议（IDE_KM），而这些密钥通常通过 SPDM 会话建立后传输。五、Host 与 Device 的初始化流程在 PCIe / CXL 安全体系中，Host 与 Device 的交互流程大致如下。第1阶段：PCIe设备枚举系统启动时：Host↓PCIe enumeration↓发现device capability↓检测 DOE capability如果设备支持安全功能，会在 PCIe capability 中暴露：DOE capabilityIDE capability第2阶段：SPDM认证流程Host 与 Device 通过 DOE mailbox 进行 SPDM 通信。流程示意：Host                       Device───────────────────────────────── GET_VERSION  ───────────────►◄──────────── VERSION GET_CAPABILITIES ───────────►◄──────────── CAPABILITIES GET_DIGESTS ────────────────►◄──────────── DIGESTS GET_CERTIFICATE ────────────►◄──────────── CERT_CHAIN CHALLENGE ──────────────────►◄──────────── SIGNATURE这个阶段完成：设备身份认证证书验证固件测量验证第3阶段：建立安全会话认证完成后建立 SPDM secure session：KEY_EXCHANGEFINISH此时双方生成：session keysSPDM secure session 支持：encryptionMACreplay protection第4阶段：IDE Key 管理安全会话建立后，Host 通过 IDE_KM 协议配置 IDE 密钥。流程示意：Host                      Device───────────────────────────────── IDE_KM_KEY_SET ───────────►◄──────────── ACK IDE_KM_KEY_ACTIVATE ──────►◄──────────── ACK这些消息在：SPDM secure session内部传输。第5阶段：IDE链路加密启动IDE启动后：PCIe TLP traffic全部通过 IDE 加密。IDE保护：PCIe TLP payload提供：confidentialityintegrityreplay protection六、完整安全初始化流程整个 Host / Device 初始化流程如下：1PCIe enumeration2Host发现DOE capability3  SPDM认证4  SPDM建立secure session5  IDE_KM密钥管理6  IDE链路加密启动7正常PCIe通信架构示意：Host│SPDM authentication│DOE mailbox│PCIe│IDE encryption│Device七、在哪些场景会用到这些机制这些机制主要用于 数据中心和安全计算环境：典型场景包括：1 PCIe设备认证例如：NVMe SSDGPUSmartNICHost需要验证设备是否可信。2 Confidential Computing例如：Intel TDXAMD SEVCXL memory device设备必须通过 SPDM 认证。3 PCIe链路安全IDE用于防止：PCIe链路窃听数据篡改replay攻击八、总结三个概念的核心区别：技术全称功能SPDMSecurity Protocol and Data Model设备认证和安全会话DOEData Object ExchangePCIe上传输安全消息IDEIntegrity and Data EncryptionPCIe链路加密关系：SPDM →建立安全会话DOE  →传输SPDM消息IDE  →加密PCIe链路//* 当前SPDM最新版本是1.3.3，感兴趣的可以直接到下面链接下载：https://www.dmtf.org/sites/default/files/standards/documents/DSP0274_1.3.3.pdf更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2026.1.6最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB)链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

我们之前拍摄了一个基于Broadcom的PCIe 5.0 PEX89144的144 lane的PCIe 5.0的扩展板 - “一张144 lane Gen5 switch卡，如何在桌面上扩出8个x16 PCIe测试环境？”，但是当时没有连接主机进行lspci的演示，今天的视频补上，感兴趣的可以看一下下面Saniffer视频号的高清视频演示，看看对于你们平时实验室做测试，尤其是是需要扩展8个PCIe 5.0 x16 网卡、显卡、GPU卡、DPU卡、AI加速卡、RAID卡，甚至SSD是否有帮助。一、产品整体定位与核心价值本视频介绍的是一款基于 Broadcom PEX89144（144 Lane） 的 PCIe Gen5 Switch卡，核心定位是：提供多插槽扩展能力（8× Gen5 x16）支持多设备并行测试面向：企业级验证环境多卡测试场景（GPU / SSD / NIC 等）实验室/个人玩家扩展平台👉 核心价值一句话总结：“用一张卡，构建多设备PCIe测试拓扑环境”二、硬件结构解析（板级架构）1️⃣ 插槽与核心芯片8个 PCIe Gen5 x16 插槽中央为散热器，下方为：Broadcom PEX89144 Switch 芯片👉 本质： 一个 144 Lane PCIe交换矩阵2️⃣ 上行接口（Host连接）2 × MCIO x8 Gen5接口用途：连接 Host（服务器或PC）👉 等效带宽：2 × x8 = x16 上行带宽3️⃣ 管理接口Type-C 接口（串口管理）配合管理软件可实现：查看链路状态Switch内部信息调试辅助👉 工程价值：比OS层lspci更底层、更直观4️⃣ 供电设计支持两种供电方式：ATX电源接口PCIe 5.1接口（12VHPWR类）⚠️ 特别强调：必须使用原厂线缆原因：供电时序控制特殊线序（部分pin裁剪）5️⃣ 散热设计Switch芯片发热量大板上提供风扇供电接口默认不配风扇（需用户自备）👉 结论：强制主动散热，否则不稳定三、典型使用方法（搭建流程）Step 1：插入设备任意插槽插入待测设备示例：摩尔线程 GPU（S80）Step 2：供电Switch板供电（必须）Device供电（按需）⚠️ 注意：MCIO接口不提供供电Step 3：连接Host情况1：企业用户使用带MCIO接口服务器直接连接情况2：普通PC / 个人用户需使用转接板：PCIe x16 → 2 × MCIO x8 转接板连接方式：PC PCIe slot↓转接板↓2× MCIO cable↓Switch卡Step 4：关键注意事项（非常重要）⚠️ Lane Mapping（高频踩坑点）必须保证：Lane0–7 ↔ Lane0–7Lane8–15 ↔ Lane8–15否则：❌ 无法正常建链❌ Link训练失败👉 实际工程建议：使用标签标识（视频中已采用）四、系统验证方法（软件侧）使用工具lspcilspci-t（Tree结构）验证逻辑1️⃣ 查看Switch节点 2️⃣ 查看下挂设备 3️⃣ 确认插槽位置映射实例说明GPU插在：第4个插槽系统识别：Switch├─Port0├─Port1├─Port2├─Port3→ GPU（MOORE）👉 结论：枚举正常拓扑正确Switch工作正常五、工程应用价值总结1️⃣ 多设备并行测试平台GPU / SSD / NIC 混插测试AI服务器验证环境2️⃣ PCIe拓扑调试适用于：枚举问题Link训练问题Lane mapping错误多设备冲突3️⃣ 协议分析场景（结合你们业务重点）你可以延伸：插入协议分析仪（SerialTek / Teledyne）插入Exerciser构建复杂拓扑👉 非常适合你们做公众号内容：“一张Switch卡如何模拟AI服务器拓扑”“PCIe多卡不识别的Debug方法”4️⃣ 实验室/展示平台Demo平台客户演示教学培训六、核心注意事项总结（工程Checklist）项目风险Lane接错❌ 无法建链未供电❌ 不工作MCIO误以为供电❌ 设备不上电散热不足❌ 不稳定 / crash线材不规范❌ 时序问题七、一句话总结👉 这张卡本质是：一个可编程、多插槽、高速PCIe拓扑构建平台适用于：AI服务器验证多卡测试PCIe Debug协议分析环境搭建更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2026.1.6最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB)链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

我们之前做过几期PCIe 6.0 协议层兼容性测试的高清视频，没有看过的可以参考下面的视频链接：当前PCIe 6.0协议兼容性测试CTS进展及SerialTek CTS高清演示为什么 PCIe 6.0 的 CTS比前几代都“折磨人”？视频详细解读PCIe 6.0 CTS协议一致性（或者叫兼容性）测试咋测的？昨天我们给一个开发PCIe 6.0 SSD controller客户做了针对该SerialTek PCIe 6.0协议训练器（Tester，或者叫exerciser)的演示。我们今天简短整理一下主要内容供大家参考，来看看一台协议层的测试设备可以给你测试各类PCIe 6.0 EP( End Point)带来什么，当然，该设备也可以模拟PCIe 6.0 EP用来测试链路对端的RC，例如ARM CPU等，这个不是今天的主题，下图右侧的DSF (device smart fixture）就是用来模拟EP的。我们下面将从设备→操作→能力→实际价值逐层展开，来讲讲这个PCIe 6.0协议训练器具体干什么。一、这台设备本质是在干什么这套设备（SerialTek Tester + Fixture）本质上干一件事：👉 模拟一个PCIe 6.0 Root Complex，对SSD（或其它设备）进行训练、测试和验证从结构上看，它分成两层：下面：主机（Tester本体）上面：HSF（Host Smart Fixture，用于训练/接口适配）两者叠在一起使用，相当于“可编程的主机 + 可插各种设备的测试平台”。它的定位其实很清晰：✔ 不是简单Analyzer ✔ 也不是纯信号仪器 ✔ 而是“协议级 + 系统级训练平台”二、硬件侧：接口和适配能力很灵活这套设备一个很大的优势，是接口生态做得比较全：1）核心接口形态PCIe x16 插槽（核心连接位）MCIO x8400G QDD管理接口  //* 万一损坏，属于货架产品，更换非常便宜管理网口（远程控制）2）SSD接入方式（关键点）原生支持 PCIe 插卡通过转接卡支持：M.2U.2E1.S / E3.S（EDSFF）👉 结论很实在：你不用关心盘是什么接口，只要有转接卡，都能接进来测而且还有一个工程上很重要的点：支持延长线 / 外接温箱 / 远距离测试场景这对你们做可靠性、温测、应力测试特别关键。三、模式切换：一台设备，两种角色这台设备其实可以一键切换两种角色：1）Tester模式（默认）👉 主动发起训练、执行测试2）Analyzer模式👉 通过切换为 capture mode + interposer 👉 就变成协议分析仪本质：同一套硬件，既能“发”，也能“看”这一点对实验室设备利用率非常重要。四、核心使用流程（非常关键）整个操作流程其实很工程化，可以概括为四步：Step 1：上电 + 建链手动控制 Power On设备自动进行：Gen1 → Gen5 逐级训练Link协商👉 可以手动指定速率（比如强制Gen4） 👉 或通过Reset触发重新训练Step 2：链路状态观察界面上会实时显示：当前速率（Gen1~Gen5）Lane宽度Flit / Non-Flit模式Link状态是否有Error👉 类似一个“实时LTSSM +链路健康监控面板”Step 3：链路控制 / 故障注入可以做很多“工程师非常爱用”的操作：Link RetrainDisable / Enable Link模拟热插拔ASPM控制Power State切换Sideband控制（CLKREQ等）👉 这一块其实就是：✔ 模拟各种异常 ✔ 重现问题场景 ✔ 做兼容性验证Step 4：参数调优（偏底层）支持一些比较底层的控制：Lane Mapping（调换lane顺序）EQ参数调节（1~9级）Precoding开关Target Link设置👉 这已经进入“平台级调试工具”的范畴了，不只是验证。五、测试体系：这套设备真正的价值所在如果说前面是“能用”，那下面这一部分是“值不值钱”。1）Test Library（全集）包含所有测试用例每个测试可以单独运行👉 重点： 这些测试是按照PCI-SIG CTS写的2）Suite Library（子集）把常用测试组合成套件比如：Gen5专项Gen4/5/6混合测试👉 实际用的时候：很少人一个个点测试 都是跑“组合测试”3）Plan（自动化测试流程）这是最实用的一块：你可以：自定义测试顺序组合多个测试一键执行整个流程👉 本质就是：把“人工验证流程”变成“自动化脚本”4）结果输出测试结果会：实时显示执行状态每项测试：Pass / Fail / Skip提供详细日志并且：👉 所有历史测试都会被记录下来，用于对比分析六、数据与调试能力除了跑测试，这套设备还能提供一些“半分析能力”：1）链路错误监控Correctable / Uncorrectable Error实时统计2）Margin Report自动生成“数字眼图”按Lane展示👉 这点很有意思：✔ 不需要示波器 ✔ 也能看“信号质量趋势”七、一个非常现实的问题：认证是否有效？这段交流里其实提到了一个客户最关心的问题：👉 测出来的结果，官方认不认？结论很关键：Gen5已进入官方认证范围用该设备测试 → PCI-SIG认可Gen6尚未完全公布但已参与多轮总计5次PCI SIG组织的PCIe 6.0 Pre-FYI Workshop验证  //*感兴趣的可以下载随附的测试白皮书查看前面四次Pre-FYI的情况，Chapter 1.4。预计会进入官方体系👉 换句话说：这套设备不是“实验工具”，而是“可以走认证路径的工具”八、从工程角度看，它解决了什么问题？如果站在你们这种做协议分析/测试工具的角度，这套设备的定位其实很清晰：1）替代“真实主机”不用服务器不用BIOS/OS干扰完全可控，可以逐步对于待测试芯片/控制器进行协议层PCIe建链，发TLP packet看对端如何回复，注入一些错误发给对端，等等2）可重复问题精确控制Link状态精确控制速率 / EQ / Lane可重现Bug3）自动化验证CTS级测试自动跑批量对比结果4）降低调试门槛不用示波器也能看趋势不用复杂脚本也能做验证更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2026.1.6最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB)链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。

我们今天交付一套用于SSD controller的LDPC算法优化的QLC NAND特性测试和分析设备，当然也应用于高校、科研院所对于各类NAND进行各方面的非常详细的测试，功能非常齐全，支持python API二次开发，提供源代码，除了各大厂家例如Samsung, SK Hynix, Kioxia，Micron, WDC, Sandisk，Solidigm公司的NAND之外，对于国产YMTC的NAND支持也非常好，你像常用的型号，如：YMTC X3-9070, X4-9060, X3-6070, X4-6080 都支持，这台NanoCycler设备不属于那种应用于产线筛选测试的功能极简的批量测试设备，尽管它也可以配置到一次性测试256颗或者更多NAND。 不过，由于大家平时使用SSD，对于SSD里面最核心的存储介质NAND只知道是用来存储信息的（感兴趣的可以下载本文底部的PCIe, CXL, SSD测试白皮书查看chapter 7.1.7 NAND Flash在消费类和企业级SSD上的位置；如果希望高清图片版本，~200MB pdf文件，也请按照本文底部的方式联系我们，或者直接在公众号saniffer上留言询问下载链接），如果平时工作不做SSD研发的话，其实好多人没有见过这类设备，我们今天就顺便拍摄了这台NanoCycler开箱高清视频并且添加了字幕，让大家一睹它在正式使用之前是如何安装的，看完了相信你对于该设备的基本的概况就有了了解。没有时间看视频的，也可以看后面的针对整个过程的文字总结。 //* 我们saniffer公众之前拍摄了大量关于NAND的高清视频，请查询关键词：NAND，或者nplust，即可查看之前的各种视频。 NplusT NanoCycler 初次安装与使用总结 一、设备总体概述 NanoCycler 是意大利 NplusT 公司推出的一款 NAND Flash 测试设备，主要用于对 NAND device 进行功能与可靠性测试。 核心结构特点 六槽位机箱设计：支持最多 6 个测试模块扩展 模块化架构：每个模块独立运行，具备编号（0~5） 温控能力： 模块具备加热功能 槽位两侧钢板用于隔热 前面板指示灯Power：供电状态Status：运行状态Temperature：温控状态（加热/降温时闪烁） 👉 本质上：这是一个“多节点并行 NAND 测试平台” 二、测试模块结构与关键部件 1. 模块硬件组成 内置风扇（散热） Socket 板（用于插入 NAND） FPGA（核心控制与测试逻辑） SD 卡（系统存储） 2. 关键注意点 模块序列号（SN）非常重要软件中需要手动关联 每个模块本质上： 相当于“一台独立的小型计算单元” 三、设备连接与网络架构 1. 物理连接 每个模块接口：48V 电源以太网口 机箱内部：集成小型交换机 2. 推荐连接方式（关键） 👉 控制电脑直连设备（强烈建议） 不走公司 LAN 避免网络干扰 3. 多设备扩展 支持级联（cascade） 场景示例：6 模块 × 8 设备 = 48 颗 NAND 同时测试 四、NAND Device 安装流程（硬件操作重点） 1. Socket 使用 使用寿命：约 5000~10000 次 打开方式：上翻结构 2. 放置 NAND 的关键原则 （1）方向对齐 Socket：三角标记 NAND：圆点标记 👉 必须严格对齐 （2）放置步骤 左手打开 socket 放入 NAND 对齐标识 松手固定 3. 温控机制 Socket 上方加热结构 NAND 被压紧后进行加热测试 五、软件环境与首次配置（核心难点） 这一部分是整个系统最关键、最容易出问题的环节 1. 必备软件 （1）Open DHCP Server 作用： 为测试模块分配 IP 地址 （2）NanoCycler 管理软件 作用： 控制测试 管理模块 2. 网络配置（必须手动） 控制电脑设置： IP： 192.168.0.1 原因： DHCP Server 默认绑定该地址 3. DHCP 配置关键点 IP 分配范围：192.168.0.100~192.168.0.109 每个模块启动后：自动申请 IP依次分配（100、101、102…） 👉 本质： 每个模块 = DHCP Client 4. 启动流程（标准顺序） Step 1 启动 Open DHCP Server （RunStandAlone.bat） Step 2 启动设备（上电） Step 3 观察 DHCP 日志 出现： host allotted 192.168.0.100 👉 表示模块成功上线 六、软件关联（必须手动操作） 1. 问题本质 👉 软件不会自动识别模块 2. 手动关联步骤 路径：File → Options → Tester Unit 需要填写： Shelf（机箱编号） Slot（槽位编号） SN（模块序列号） IP（DHCP 分配地址） 👉 SN 与 IP 的对应关系必须正确 3. 完成标志 刷新后模块出现 显示：Part NumberIP温度FPGA 信息 七、测试执行流程 1. 加载测试用例 从 Recipe 中选择（如 High Speed） 2. 操作方式 拖拽到测试模块 3. 执行测试 按流程自动运行 👉 一旦配置完成： 后续操作非常简单（典型“前难后易”系统） 八、工程视角总结（重点提炼） 1. 系统本质架构 分布式测试系统 每模块独立计算节点（FPGA + OS） 2. 关键风险点（工程实践） ❗最容易出问题的地方： DHCP 没启动 IP 没设成 192.168.0.1 SN/IP 未正确绑定 网线插错端口 没有直连设备 3. 使用建议（非常关键） 建议使用：专用测试电脑独立网络 建议记录：每个模块 SN ↔ IP 对应关系 建议流程：固化 SOP（否则新手容易踩坑） 九、一句话总结 👉 NanoCycler 本质是一个“基于 FPGA + Ethernet + DHCP 的分布式 NAND 测试平台” 硬件不复杂 软件配置是核心门槛 一旦配置完成，测试流程非常高效 更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2026.1.6最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB) 链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3 如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。  

我们根据上周五（2026/3/27)CFMS2026峰会的官方议程页、官网汇总页、嘉宾语录、厂商发布汇总和会后见闻类材料，公众号文章，以及会后各类国际和国内公开报道交叉整理了本文，适合想快速获得一份针对本次CFMS 2026的takeaway的朋友快速阅读。一、先说结论：CFMS 2026最热的，不是“单一新品”，而是“AI把整个存储产业链重新排序”如果只用一句话概括本次 CFMS｜MemoryS 2026，那就是：AI 不再只是给存储“带来需求”，而是在重写存储的价值坐标系。官方主题是“穿越周期，释放价值”，大会把讨论重点放在三个层面： 第一，AI 推理时代带来的存力扩张，已经把 NAND、SSD、HBM、DDR、LPDDR、UFS、CXL 都拉进了同一个系统级叙事； 第二，行业在景气上行与缺货预期之下，正在从“拼成本、拼容量”转向“拼高价值产品、拼系统协同、拼交付能力”； 第三，终端结构也在变化，服务器、手机、PC、汽车、边缘设备不再割裂，大家都在问同一个问题：如何把更高性能、更大容量、更低功耗、更高可靠性的存储，真正变成 AI 产品力的一部分。从市场情绪看，本届会议明显比单纯谈价格周期更“亢奋”，原因是 Agent/推理负载把 Token 与 KV Cache 需求快速放大，市场开始把 eSSD、QLC、分层存储、近 GPU 存储、端侧 AI 存储看成未来两三年的核心增量方向。中信证券在会后解读中甚至直接把“AI 推理驱动存储需求爆发”“供需错配将延续”“eSSD 成为 NAND 最重要下游之一”列为核心判断。二、大会基本信息与主线大会于 2026 年 3 月 27 日 在 深圳宝安前海 JW 万豪酒店 举行，官方主题为 “穿越周期，释放价值 / Transcending Cycles · Unleashing Value”。官方说明里把本届会议的背景写得很清楚：AI 驱动存储革命，DRAM 进入 1c nm，HBM、DDR、LPDDR 持续升级，NAND 已经走到 300+ 层高堆叠，SSD 与 UFS 的性能同步跃升；在此基础上，存储原厂、控制器厂商、模组厂、云厂商、终端厂商和生态伙伴，需要共同回答如何穿越周期、提升价值密度的问题。这也是为什么本届 CFMS 的议程，不是单纯让 NAND 原厂讲制程、让模组厂讲新品，而是有意把 Samsung、YMTC、KIOXIA、SanDisk、Solidigm、Aliyun、Qualcomm、Intel、Longsys、Silicon Motion、PHISON、Maxio、Innodisk、小鹏汽车、FADU 等放到同一个舞台上。三、赞助商、演讲企业、参展企业：本届阵容说明了什么1）铂金赞助商官方赞助商页面显示，铂金赞助商包括：Samsung Electronics、YMTC、Longsys、SiliconMotion、PHISON、Maxio、ITMA。这一组非常有代表性： Samsung、YMTC 是 NAND/存储原厂代表； Longsys 是国内最强势的品牌模组与集成存储平台之一； SiliconMotion、PHISON、Maxio 是 SSD 主控与方案生态的三大关键力量； ITMA 则代表智慧终端存储生态组织力量。 也就是说，本届大会真正站到舞台正中央的，不只是“做存储芯片的人”，而是能够把芯片、主控、模组、固件、系统、应用串起来的人。这本身就说明 2026 年产业重心已经明显从单点器件，转向系统级价值链。2）黄金赞助商官方页面列出的黄金赞助商为：SK hynix、KIOXIA、Innodisk。这一层级也很耐人寻味。SK hynix 代表 DRAM/HBM/NAND 全栈存储巨头；KIOXIA 在企业级 SSD、QLC、BiCS NAND 方面一直是技术风向标；Innodisk 则更偏工业、边缘、车载和智能系统。换句话说，黄金赞助层已经把“AI 数据中心”和“AIoT/边缘智能”两条线同时拉进来了。3）白银赞助商白银赞助商包括：Aliyun、Qualcomm、Tencent Cloud、T-Head、Cadence、FADU。这组最值得注意的，是云、终端 SoC、EDA/IP、企业级 SSD 创业公司同时出现。Aliyun、Tencent Cloud 说明“云侧推理”已成为主议题；Qualcomm、T-Head 说明端侧 AI 与 SoC 平台正在把 UFS/eMMC/低功耗本地存储重新抬升；Cadence 则说明高速接口、控制器 IP、验证方法学的重要性也在上升；FADU 代表新一代企业级 SSD 方案公司在 AI 时代仍有存在感。4）参展企业官方展商列表除了上述赞助商，还包括 Intel、CICITC、佰维存储、SSSTC、Qorvo、TRUSTA、KOWIN、DW MICRO、YingRen、海康存储、紫光闪芯、YEESTOR、TenaFe、Renesas、Think Future、YANGTZE MASON、DERA、EigenBit、XITC、Microview、ACROVIEW 等。这说明本届 CFMS 的覆盖面已经非常完整： 从 NAND 原厂、主控、模组，到电源、测试、IP、接口、工业/车载、系统方案、边缘智能，几乎都到了。 所以从“参展结构”看，本届峰会更像是一场 AI 时代存储全产业链重组大会，不再只是传统意义上的“闪存峰会”。四、哪些议题热度最高1）AI 推理把存储从“配角”推成了“基础设施核心”这一点几乎贯穿了所有官方与媒体报道。官方大会文案直接把“AI 驱动存储革命”作为总背景；中信证券会后解读把 KV Cache、Token 消耗、eSSD 需求拉动写得非常明确；会场嘉宾语录里也频繁出现“存力不是油桶而是炼油设备”“QLC 用于训练 Checkpoint、推理分层缓存”等表述。最核心的变化是： 以前大家谈 SSD，多数是“替代 HDD”； 现在谈 SSD，更多是在谈 AI 训练数据暂存、推理缓存、分层存储、近 GPU 存储、Warm Data 存储、KV Cache 卸载。 这使得企业级 SSD 不再只是通用部件，而是直接影响 GPU 利用率、系统吞吐和 TCO 的关键器件。2）QLC 从“容量导向”转向“AI 主力容量层”这次会议里，QLC 的存在感非常强。官方与会后报道多次提到高容量 QLC、Warm Data、AI 分层存储。Solidigm 在官方嘉宾信息中被放在非常核心的位置，而相关会后内容也强调 QLC 正在从“便宜大碗”走向“真正有系统定位的 AI 容量层”。换句话说，2026 年的产业逻辑已经不再是“QLC 能不能用”，而是“QLC 应该放在哪一层最值钱”。这与我们平时关注的企业级 SSD、分层架构、AI 服务器存储非常一致。3）PCIe 5.0 已大规模商用，PCIe 6.0 进入样机/平台验证/路线展示阶段本届大会一个很明显的特征是：Gen5 是现实，Gen6 是方向。会场最有传播度的一个热点，就是 Samsung 展示 PM1763 PCIe 6.0 SSD。Samsung 在 2026 GTC 的官方新闻里也确认，PM1763 是面向下一代 AI 存储方案的 PCIe 6.0 SSD。但从产业成熟度看，PCIe 6.0 SSD 还处于“旗舰样机/高端平台验证/生态宣示”阶段，而不是大规模量产普及阶段。相比之下，Gen5 产品已经大量落地，PHISON、Silicon Motion、Longsys、Samsung 等都把 Gen5 SSD 作为当前主战场。4）CXL 的讨论开始从“概念教育”进入“产品卡位”本届会场另一热点，是 SK hynix 的 CMM-DDR5 CXL 内存模组。公开报道提到其现场展示的方案面向 AI 服务器与 HPC 场景，采用 CXL 2.0 / PCIe Gen5 x8 路径，带宽达到 36GB/s，容量走向 128GB+。而 SK hynix 官方在 2025 年已确认其 CXL 2.0 CMM-DDR5 产品完成客户验证，并给出 36GB/s 与 128GB 路线。这意味着 CXL 在本届 CFMS 上已经不只是被拿来“科普”，而是开始作为 AI 数据中心中突破内存容量瓶颈、提升系统扩展性的现实方案来展示。五、从我们关心的技术点看，本届大会最值得抓住的几条线1）NAND 接口速度：4800MT/s 已是路线焦点，但公开材料里更像“下一代主控能力边界”，而非行业全面量产现实我们公众号saniffer平时关心 NAND 接口速度，例如 4800M、ONFI 6.0。这里需要谨慎区分“标准/IP/主控支持路线”和“终端 SSD 量产状态”。现在可以确认的是： 在公开报道里，4800 MT/s 已明确出现在下一代 PCIe 6.0 控制器路线中。Tom’s Hardware 报道了 Silicon Motion 展示的下一代客户端 PCIe 6.0 控制器 Neptune，支持 8 通道 NAND、最高 4800 MT/s，顺序读取可达 25GB/s 以上，但其量产时间被指向 2028-2029。至于“ONFI 6.0 是否已经作为公开普及标准在本届大会上大规模落地”，目前没有找到足够强的官方公开证据来下这个结论。网上能搜到不少将 ONFI 6.0 / 4800 MT/s 作为 PHY/IP 目标的资料，但 ONFI 官网公开页面抓取受限，不建议把“ONFI 6.0 已在市场全面实装”当作本届大会的确定结论。更稳妥的说法是：4800 MT/s 已经成为下一代高端 NAND 接口/主控设计的重要目标值，但 2026 年 CFMS 上更成熟的商业现实仍主要集中在 PCIe 5.0 SSD 和高层数 3D NAND 之上。2）PCIe 6.0 SSD controller / SSD drive 进展这是本届大会最值得重点观察的地方之一。Samsung： 公开报道显示，Samsung 在 CFMS 2026 的高热度展品之一是 PM1763 PCIe 6.0 SSD。Samsung 自家官方新闻同样把 PM1763 定义为面向下一代 AI 存储的 PCIe 6.0 方案。也就是说，Samsung 在企业级 PCIe 6.0 SSD 上已经是“明确站台、持续展示”的状态。Silicon Motion： Silicon Motion 当前对外最成熟、最明确的企业级平台仍是 MonTitan Gen5，包括 SM8366、SM8308，以及在 GTC 2026 提到的 SM8466 路线。它的公开口径明显聚焦于 AI 分层存储、近 GPU 存储、Warm Data/QLC 容量层。也就是说，它已经在为 Gen6/更高带宽时代做准备，但现实主力仍是 Gen5 商业平台。PHISON： 2026 年公开资料里，PHISON 的主力展示仍是 Gen5 客户端与企业级 SSD/控制器，包括 E28、E37T 以及 Pascari 系列。也就是说，PHISON 在 2026 年的商业重心还是“把 Gen5 做深做宽”，而不是在公开层面大举宣示 Gen6 量产。目前的判断是：本届 CFMS 对 PCIe 6.0 的信号非常明确——方向已定，生态在集结；但真正的规模化营收窗口，仍在 PCIe 5.0。3）NVMe 协议：从“协议本身”转向“AI 负载下的系统角色”本届会议里，NVMe 并不是以“新版本协议教学”的方式出现，而是被放进 AI 系统架构里重新定义。多家厂商讨论的是如何用更高性能的 NVMe SSD 承接训练、推理、缓存与热数据分层。官方和会后报道里对“高性能 NVMe SSD”“AI 时代训练、推理与海量数据处理”的绑定很明显。所以，2026 年大家关心的已不是“NVMe 这个协议重要不重要”，而是： 它怎样和 PCIe 5/6、QLC、KV Cache、Near-GPU Storage、数据分层、对象存储协同起来，形成更优的 AI 存储路径。4）企业级 SSD 新特性：更大容量、更低 TCO、更贴近 AI 分层这次会后报道里，高容量是一个贯穿关键词。 公开信息显示，Samsung 在 CFMS 2026 上还发布了面向数据中心/AI 需求的 BM9K1 PCIe 5.0 QLC SSD；Tom’s Hardware 报道指出该盘使用基于 RISC-V 的控制器，面向高容量场景。同时，多篇会后报道反复提到以下方向： 高容量 QLC、企业级安全、低功耗、近 GPU 存储、端侧 AI 本地存储。 这说明企业级 SSD 的竞争维度正在从传统的“读写性能 + 耐久度”，扩展到：系统带宽利用率、功耗效率、AI 负载适配度、容量层定位、数据安全与隔离能力。六、不同媒体怎么报道这次峰会，它们各自的重点在哪里1）官方/主办方口径：强调“穿越周期”与全产业链协同主办方官网和官方物料的叙事最完整，重点是： AI 带来存储革命； 存储行业要穿越周期； 产业链要协同释放价值； 会场覆盖原厂、主控、模组、终端、云和生态伙伴。 这是最宏观、最“行业总论”的版本。2）中国大陆行业媒体：更聚焦新品、国产替代、端侧AI和价格/供需大陆媒体里，闪存市场/ChinaFlashMarket、芯师爷、OFweek、快科技、财联社/钛媒体 等，关注点最接地气，主要集中在： 哪家发了新品； 谁在做端侧 AI 存储； PCIe 6.0 SSD、QLC、大容量模组、国产主控、国产原厂有哪些动作； 缺货和涨价会持续多久。其中，快科技/新浪一类平台更容易抓住“SK hynix 展出 CXL 内存模组”“Samsung 展示 PCIe 6.0 SSD”这种传播点； OFweek 更偏“江波龙端侧 AI 存储布局”； 财联社、钛媒体则偏“价格趋势、涨幅放缓、锁产能比锁价格更重要”。3）亚洲媒体：更强调市场规模、供需与产业趋势DIGITIMES 的角度最典型。它把大会放进“AI 驱动全球存储市场规模冲向 6000 亿美元”的大背景里看，强调的是： AI 正在推动高性能存储与内存的结构升级； Samsung 等厂商把存储重新定位为 AI 基础设施核心； 这不仅是产品升级，也是市场规模重估。4）全球/英文媒体：更关注“具有国际传播性的硬件亮点”英文世界真正容易出圈的点，往往不是“大会整体”，而是大会里的硬件爆点。 例如 Tom’s Hardware 抓的是 Samsung BM9K1 QLC SSD 与 Silicon Motion 的 PCIe 6.0/4800 MT/s 路线； Samsung 自己的英文官方新闻抓的是 PM1763 PCIe 6.0 SSD 与 AI 系统架构； Futu/英文转述的券商观点则抓的是 AI inference drives storage demand 这一产业逻辑。所以，中文报道更像“产业现场”，英文报道更像“抓住几个最有全球传播价值的硬件信号”。七、把本届大会压缩成几个最值得记住的判断第一，AI 推理时代，存储已经从配套器件变成算力系统核心资源之一。 第二，2026 年行业真正赚钱的主线，不是单纯扩产，而是高价值存储产品与系统方案。 第三，QLC 的地位明显上升，正在成为 AI 数据分层中的关键容量层。 第四，PCIe 5.0 仍是现实主战场，PCIe 6.0 正在成为高端企业级 SSD 的示范方向。 第五，CXL 在本届会议上不再是概念，而是开始进入实际产品卡位阶段。 第六，中国厂商在端侧 AI 存储、模组化集成、国产主控和高容量产品上，存在感比前几年更强。八、如果从我们平时最关心的方向来提炼，本届CFMS 2026最值得重点盯住的对象如果我们后续还要继续深挖，我建议优先盯这几条线：Samsung / PM1763 / BM9K1：看 PCIe 6.0 企业级 SSD 的真实落地节奏，以及 QLC 在高性能场景中的商业化路径。Silicon Motion / MonTitan / Neptune：看 Gen5 企业级平台怎样承接 AI 分层存储，以及 4800 MT/s NAND 接口路线何时从“路线图”走向“量产平台”。Longsys / Maxio / PHISON：看中国与中国台湾生态在主控—模组—品牌盘上的协同，会不会在端侧 AI 和企业级容量盘两端同时放量。SK hynix / CXL：看 CMM-DDR5 何时从展示和验证，进一步走向大规模部署。Aliyun / Tencent Cloud / Qualcomm / T-Head / 小鹏汽车：看存储需求如何从云侧推理一路延伸到端侧 AI、车载 AI 与边缘智能。更多关于PCIe 6.0/CXL的测试工具和技术，请下载Saniffer公司2026.1.6最新更新的白皮书15.1版本 - PCIe5&6.0, CXL, NVMeNVMoF, SSD, NAND, DDR5, 800GE测试技术和工具白皮书_ver15.1-low resolution.pdf（低分辨率版本，file size: 63MB）；需要高清图片pdf版本的请参见本文底部的联系方式联系我们获取（file size: 204MB)链接: https://pan.baidu.com/s/1R-tJEqwBlzBaDR0WLuMU0Q?pwd=9av3 提取码: 9av3如果你有其任何关于PCIe5&6.0, CXL, NVMe/NVMoF, NAND, DDR5/LPDDR5以及UFS测试方面的我问题想咨询，请访问：访问www.saniffer.cn / www.saniffer.com 访问我们的相关测试工具和产品；或者添加点击左下角“阅读原文”留言，或者saniffer公众号留言，致电021-50807071 / 13127856862，sales@saniffer.com。